资源列表
ETHERNET
- 具备GMII接口和ARP协议功能的千兆以太网控制器。经过Xilinx SPATAN-III FPGA验证, Verilog描述
modulator
- 运用FPGA控制AD9957的操作，调试过，运用VERILOG HDL编写
8b_10b
- vhdl编写，8b—10b 编解码器设计 Encoder: 8b/10b Encoder (file: 8b10b_enc.vhd) Synchronous clocked inputs (latched on each clock rising edge) 8-bit parallel unencoded data input KI input selects data or control encoding Asynchronous act
FPGA-SD-COMMUNICATION
- 基于QUARTUSII软件 实现FPGA（ATERA CYCLONE II系列）与SD卡SD模式通信 所用语言位verilog HDL
fpgafft
- 用fpga实现dsp 的fft算法 其中有几个文档文件和用vhdl写的1024点的fft代码
crc_16
- 利用verilog实现的一个（2,1,2）卷积码的编码器,很有用的哟!
CPU
- 使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算，并支持浮点数加、减、乘、除四种运算，支持与、或、异或、非4种逻辑运算，支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算，支持Load/Store操作，支持地址/立即
ante
- 智能天线自适应LMS算法，假设具有4个天线阵元。
rece_7E
- HDLC控制接收数据开始标志7E和去零模块，用于FPGA与E1相接，Verilog HDL语言编写
passlock
- 基于FPGA的电子密码锁的设计，内有Verilog HDL源码和各仿真图像
异步FIFO的VERILOG实现（格雷码）
- 使用格雷码实现异步FIFO
fpga设计实用教程
- 关于xilinx fpga设计的一个全方位教程。电子版，方便阅读和使用。省去了买书的价格。