CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .81 .82 .83 .84 .85 31586.87 .88 .89 .90 .91 ... 33646 »
  1. PushButton_Debouncer

    0下载:
  2. KEY INPUT DEBUNCE VERILOG-KEY INPUT DEBUNCE verilog
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.15kb
    • 提供者:林潮東
  1. 1

    0下载:
  2. 加法器的VHDL代码,可以在很多地方直接应用
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.15kb
    • 提供者:stormy
  1. MPcosin

    1下载:
  2. 利用系数分解算法从噪声中检测出微弱信号,并给出品需,相位
  3. 所属分类:VxWorks

    • 发布日期:2008-10-13
    • 文件大小:1.15kb
    • 提供者:李新红
  1. pt

    0下载:
  2. FPGA display red,blue and green color
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.15kb
    • 提供者:王磊
  1. m_divider_int

    0下载:
  2. 14bit pipeline 除法器,在Xilinx V5上可以跑到100M,输出延时3cycles-14bit 100M pipeling divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.15kb
    • 提供者:alex
  1. Caumajo_hybem_tlacidlami

    0下载:
  2. Arduino LCD text output & input buttons
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-08
    • 文件大小:1.15kb
    • 提供者:elektromodely
  1. clock

    0下载:
  2. 该代码用verilog语言编写,实现24小时时钟计时,时、分、秒,输入为1HZ时钟-The code using verilog language to achieve a 24-hour clock time, hours, minutes, seconds, the clock input 1HZ
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.15kb
    • 提供者:杜海彬
  1. comparator

    0下载:
  2. comparator it comparea two input and give its output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.15kb
    • 提供者:swapnil
  1. i2c-(2)

    0下载:
  2. de2 board using fpga plat form verilog code for i2c concept
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.15kb
    • 提供者:venkat
  1. CECtrls

    0下载:
  2. WinCE 版 Edit 编辑控件再封装,在添加文本时速度非常快。-editor control for Windows CE.
  3. 所属分类:Windows CE

    • 发布日期:2017-03-31
    • 文件大小:1.15kb
    • 提供者:秦湘文
  1. gpio

    0下载:
  2. TMS320C5509 DSP GPIO实验程序-TMS320C5509 DSP GPIO experimental procedure
  3. 所属分类:DSP program

    • 发布日期:2017-04-12
    • 文件大小:1.15kb
    • 提供者:chenkai
  1. CLOCK

    0下载:
  2. 用VHDL语言实现时钟功能,可进行分和秒设置-Clock function using VHDL, can be set up in minutes and seconds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.15kb
    • 提供者:lin
« 1 2 ... .81 .82 .83 .84 .85 31586.87 .88 .89 .90 .91 ... 33646 »
搜珍网 www.dssz.com