CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .10 .11 .12 .13 .14 31715.16 .17 .18 .19 .20 ... 33645 »
  1. testLCD

    0下载:
  2. 这是一个测试液晶显示的程序,测试LCD的亮灭.硬件连接如下: 3脚接偏置电阻,接个10K的可调,.RS4,RW5,E6脚接P3^3,P3^2,P3^1,程序头部有定义可根据实际修改
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:1133
    • 提供者:徐美霞
  1. testdriverapp

    0下载:
  2. it s 44b0 code ,i have not test
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2015-06-13
    • 文件大小:1133
    • 提供者:jhjin
  1. hongwai

    0下载:
  2. The use of infrared sensors, programming, beginners can refer to the help,Used 51 microcontroller ,I hope it could help you .-The use of infrared sensors, programming, beginners can refer to the help,Used 51 microcontroller ,I hope it could help
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-10
    • 文件大小:1133
    • 提供者:王美玲
  1. eda-vhdl-traficlightctrl

    0下载:
  2. 用VHDL语言描述和实现的一个交通灯控制器,该交通灯系统为一个十字路口交通管理信号灯,用于主干道与乡间公路的交叉路口,要求是优先保证主干道的畅通,因此平时处于“主干道绿灯,乡间道红灯”状态,只有在乡间公路有车辆要穿行主干道时才将交通灯切向“主干道红灯,乡间道绿灯”,一旦乡间公路无车辆通过路口,交通灯又回到“主绿,乡红”的状态。此外,主干道每次通行的时间不得短于1分钟,乡间公路每次通行时间不得长于20秒。而在两个状态交换过程中出现的“主黄,乡红”和“主红,乡黄”状态,持续时间都为4秒。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1132
    • 提供者:黄然
  1. chufaqi

    1下载:
  2. VHDL除法器设计,配合移位减法方式设计除法器以节省硬件成本-VHDL divider design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1132
    • 提供者:ZLD
  1. qudong

    0下载:
  2. 利用FPGA驱动LCD显示中文字符“年”的VHDL程序。-buhuia
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1132
    • 提供者:
  1. clock

    0下载:
  2. 用Verilog语言实现一个时分秒及时的时钟-Verilog language with a time clock when the minute and second
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1132
    • 提供者:周一
  1. list_ch12_01_vga_sync

    0下载:
  2. VGA synchronization Code (640 x 480). It generetes VGA synchornization with only 3 bit color ang 60 hz refresh rate. The source clock is 50 MHz.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1132
    • 提供者:Geoff
  1. lcd1602

    0下载:
  2. 用verilog写的lcd1602,可以帮助你如何用FPGA驱动1602-Written lcd1602 with verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1132
    • 提供者:胡飞
  1. Voltage_Loop

    0下载:
  2. 电压环控制,永磁同步电机控制电压的程序。-The voltage-loop control of permanent magnet synchronous motor control voltage.
  3. 所属分类:DSP program

    • 发布日期:2017-04-10
    • 文件大小:1132
    • 提供者:廖憬
  1. music

    0下载:
  2. 用Verilog HDL编写的音乐彩灯程序-Music Lantern program written using Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:1132
    • 提供者:wenyangzeng
  1. vcoPanalog_filter

    0下载:
  2. a verilog-ams code for a vco and an analog filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1132
    • 提供者:oussama
« 1 2 ... .10 .11 .12 .13 .14 31715.16 .17 .18 .19 .20 ... 33645 »
搜珍网 www.dssz.com