CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .13 .14 .15 .16 .17 31818.19 .20 .21 .22 .23 ... 33646 »
  1. NIOS_UART_TEST

    1下载:
  2. 刚接触NIOS的时候学习NIOS串口通讯时候些的一个程序,新手可以拿去学习,熟练的人就不要见笑了。-NIOS the fourth year of study NIOS serial communication when one of these procedures, Help can be found learning, skilled people laughed at the not.
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:1.08kb
    • 提供者:kljd
  1. stepmotor

    0下载:
  2. Microcode is a layer of lowest-level instructions involved in the implementation of machine code instructions in many computers and other processors
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:1.08kb
    • 提供者:Ali
  1. xram_interface

    0下载:
  2. 经过验证的,并且能够成功流片的设计中51core一个关键子模块!可以直接重用! -Proven and successful design of silicon 51core a key sub-module! Can reuse!
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:1.08kb
    • 提供者:sedto
  1. DS12887

    0下载:
  2. 自己以前编的DS12887程序,经过调试可以用-DS12887 series of their own before the procedure, after debugging can be used
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:1.08kb
    • 提供者:ndinga
  1. hainan

    0下载:
  2. MAX+PLUS2环境下VHDL彩灯控制器编程 1.有十只LED,L0……L9 2.显示方式 ①先奇数灯依次灭 ②再偶数灯依次灭 ③再由L0到L9依次灭 3.显示间隔0.5S,1S可调-MAX+ PLUS2 programming environment, VHDL lantern controller 1. With 10 LED, L0 ... ... L9 2. Display odd lights turn off before ① ② ③ again
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.07kb
    • 提供者:吴海霞
  1. modelsim

    0下载:
  2. modelsiM使用说明,看看你就会明白什么是MODELSIM,大家一起加油-modelsiM instructions, see if you will understand what is MODELSIM, everyone refueling
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.07kb
    • 提供者:liming
  1. random

    0下载:
  2. random number generator... tt8-random number generator... tt800
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.07kb
    • 提供者:arsha
  1. DIV2

    0下载:
  2. 二分频,占空比,50比50,VHDL语言-Second, frequency, duty cycle, 50 to 50, VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.07kb
    • 提供者:王锋
  1. async_transmitter

    0下载:
  2. verilog语言,RS232异步发送模块-verilog language, RS232 asynchronous transmit module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.07kb
    • 提供者:何沐
  1. timer

    0下载:
  2. 定时器功能,主函数。nios2 quartus-nios2 quartus main
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.07kb
    • 提供者:ma
  1. TXd_FIFO

    0下载:
  2. 用FPGA 串口通信发送部分代码,FPGA芯片采用xilinx sptan3e 可以实现FPGA向通过max232电脑发送数据-The FPGA to send part of the code, serial communication, the FPGA chip using xilinx sptan3e can implement on FPGA send through max232 computer data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.07kb
    • 提供者:chenkun
  1. arduino_button

    0下载:
  2. 基于arduino开发板的物联网代码,通过手机控制开发板上连接的继电器,进而达到控制开关的目的。-Arduino development board based networking code, through the mobile phone development board connected to the control relay, and thus achieve the purpose of the control switch.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:1.07kb
    • 提供者:张国务
« 1 2 ... .13 .14 .15 .16 .17 31818.19 .20 .21 .22 .23 ... 33646 »
搜珍网 www.dssz.com