CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .24 .25 .26 .27 .28 31929.30 .31 .32 .33 .34 ... 33646 »
  1. control step motor

    1下载:
  2. 步进电机控制,控制器,控制电机的VHDL源程序-stepper motor control, controllers, motor control VHDL source
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.04kb
    • 提供者:
  1. SRAM

    0下载:
  2. FPGA控制SRAM61LV25616 vhdl源程序.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.04kb
    • 提供者:wangxwei2004
  1. VHDL

    0下载:
  2. 交通信号灯VHDL 简单的VHDL程序适用有学生实验
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.04kb
    • 提供者:可翔宇
  1. main

    0下载:
  2. 外围中断扩展PIE中断,它可以直接向CPU发起中断,具体可参 ,实验结果:每次定时时间到,二极管将进行全亮或则全灭一次-Peripheral interrupt expansion of PIE interrupt, it can be launched directly to the CPU interrupt, a specific reference to the experimental results: time to time from time to time, diode wil
  3. 所属分类:DSP program

    • 发布日期:2017-04-06
    • 文件大小:1.04kb
    • 提供者:刘成岩
  1. shuzizhong

    0下载:
  2. 用VHDL程序控制六个LED来进行时分秒的计时。-using the VHDL programm to control six LED lights to display the time.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.04kb
    • 提供者:天行
  1. DSP2812chuankoushezhihezhongduanfuwu

    0下载:
  2. DSP2812串口设置及中断服务之C++程序-DSP2812 serial set and a break in service of the C++ program
  3. 所属分类:DSP program

    • 发布日期:2017-04-10
    • 文件大小:1.04kb
    • 提供者:张桃源
  1. a

    0下载:
  2. 模拟先进先出(FIFO)页面调度算法处理缺页中断-Analog FIFO (FIFO) scheduling algorithm page page fault handling
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.04kb
    • 提供者:阿迷
  1. traffic

    0下载:
  2. 用verilog语言实现交通控制灯的功能,基于spartan3E开发板。-Verilog language with light traffic control functions, based on spartan3E development board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.04kb
    • 提供者:messi
  1. clarke

    0下载:
  2. 数字电机控制中的Clark变换的DSP实现代码,基于TI公司24X系列DSP-Digital Motor Control Clark Transform DSP realization of the code, based on TI 24X Series DSP
  3. 所属分类:DSP program

    • 发布日期:2017-04-02
    • 文件大小:1.04kb
    • 提供者:王二峰
  1. celiang

    0下载:
  2. 采用等精度测量方法的频率计的VHDL实现。-Such as precision measurement method using a frequency meter of VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.04kb
    • 提供者:presentlee
  1. base64

    0下载:
  2. 可实现不定长度的二进制流转换为Base64格式,末尾补‘=’。可实现符合规则的Base64字符串转换为二进制流。已手动对原代码进行修改,可适应无=,一个= 两个= 的字符串。亲测可用。适合单片机使用-It can realize the binary indefinite length of the stream is converted into Base64 format, at the end of fill = . Can conform to the rules of the Bas
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1.04kb
    • 提供者:海亮
  1. DDC

    1下载:
  2. nco + cic + ddc 数字下变频抽取滤波的基础步骤,代码已通过调试-nco+ cic+ ddc
  3. 所属分类:DSP program

    • 发布日期:2017-04-12
    • 文件大小:1.04kb
    • 提供者:darren
« 1 2 ... .24 .25 .26 .27 .28 31929.30 .31 .32 .33 .34 ... 33646 »
搜珍网 www.dssz.com