CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .76 .77 .78 .79 .80 32181.82 .83 .84 .85 .86 ... 33645 »
  1. AD7708

    0下载:
  2. AD7708数据采集软件-AD7708 data acquisition software
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-11-09
    • 文件大小:1021
    • 提供者:
  1. Infrareddecoder

    0下载:
  2. Infrared decoder 红外解码源程序-Infrared decoder decoding the infrared source
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:1021
    • 提供者:pinguo
  1. tongxin2

    0下载:
  2. 基于atmega16a的多字节串口通信,完全的寄存器操作-Based on multi-byte serial communication atmega16a, complete register operations
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:1021
    • 提供者:黄成成
  1. agc_energy_acum

    0下载:
  2. 自己写的汇编,完成agc控制,对收下来的数据进行能量统计,完成自动增益控制-Write their own compilation agc complete control of data collection from the energy statistics, the completion of AGC
  3. 所属分类:DSP program

    • 发布日期:2017-04-08
    • 文件大小:1020
    • 提供者:zhanglei
  1. uart16

    0下载:
  2. 一个16位的uart,可以实现串行通信,接受或者发送数据!-A 16-bit uart, serial communication can be achieved, accept or send data!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1020
    • 提供者:JOY
  1. Trafficlight

    0下载:
  2. this trafffic light controller program-this is trafffic light controller program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1020
    • 提供者:mamtakumari
  1. SP_RAM_16x8_TB_solution

    0下载:
  2. SP_RAM_16x8_TB_solution SRam 16x8 test bench solution. useful for verification.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1020
    • 提供者:gopi
  1. filter2Dconv

    0下载:
  2. filter 2D convolution code
  3. 所属分类:DSP program

    • 发布日期:2017-04-11
    • 文件大小:1020
    • 提供者:Swe
  1. SRAM

    0下载:
  2. dsp 2812 ccs4.0开发环境,带有转折指令 switch case 的CMD配置代码-dsp 2812 ccs4.0 environment, CMD configuration code with switch case instruction
  3. 所属分类:DSP program

    • 发布日期:2017-11-22
    • 文件大小:1020
    • 提供者:刘彻
  1. lcd

    0下载:
  2. 利用LCD显示频率,按键控制步进0.1M-Using the LCD display frequency, key control step 0.1M
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:1020
    • 提供者:PJD
  1. mux16

    0下载:
  2. 在该实验中就是要利用时序逻辑设计方法来设计一个16 位乘法器-In this experiment is to use sequential logic design method to design a 16-bit multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1020
    • 提供者:王世豪
  1. msp430g2xx3_dco_calib

    0下载:
  2. 在P2.0端口设置缓冲区辅助时钟,在P1.4默认子时钟(数控时钟振荡器),在P1.1上设置为主时钟的1/10,DCO is software selectable to 1, 8, 12, or 16Mhz using calibration contstants in INFOA.-Buffer ACLK on P2.0, default SMCLK(DCO) on P1.4 and MCLK/10 on // P1.1. DCO is software selectable to
  3. 所属分类:SCM

    • 发布日期:2017-04-06
    • 文件大小:1020
    • 提供者:司徒天痕
« 1 2 ... .76 .77 .78 .79 .80 32181.82 .83 .84 .85 .86 ... 33645 »
搜珍网 www.dssz.com