CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .22 .23 .24 .25 .26 32227.28 .29 .30 .31 .32 ... 33645 »
  1. cic3s32

    0下载:
  2. 一个3阶的32位抽取的cic滤波器的verilog源代码
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1005
    • 提供者:岑楠
  1. 1

    0下载:
  2. 调用了库函数,用原代的指令设计流水灯程序,简单易懂-Call a library function, using the original instructions on behalf of the design procedures for water lights, easy-to-read
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:1005
    • 提供者:Viola
  1. i2c

    0下载:
  2. this is an interface program for i2c devices(memory or RTC) to the microcontroller.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:1005
    • 提供者:veerakumar
  1. lab9_0~60

    0下载:
  2. 顯示0~60的循環數,可顯示在SEG上方!-Showing 0 to 60 cycles, SEG can be displayed in the top!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1005
    • 提供者:shang
  1. TXD_2

    0下载:
  2. TxD with ROM transmitter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1005
    • 提供者:Max
  1. frequency

    0下载:
  2. 8位十进制数字频率计的底层设计VHDL程序-8-bit decimal underlying design of digital frequency meter VHDL program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1005
    • 提供者:cxl
  1. DC-drive-motor

    0下载:
  2. 直流调速电机:利用定时器产生PWM,按键调速,PWM部分显示速度档位,电机根据档位调节速度,切时间可调整-DC drive motor: the use of timers generate PWM, key speed, PWM part of the display speed gear, adjust the motor speed based on gear, cut the time to adjust
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-31
    • 文件大小:1005
    • 提供者:陈敏
  1. kell

    0下载:
  2. 基于442接口的双机通信系统,显示16进制数。-Based on the 442 interface double machine communication system, display hexadecimal number.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-08
    • 文件大小:1005
    • 提供者:苏日
  1. Pseudo-random

    0下载:
  2. 伪随机序列FPGA应用设计代码 Pseudo-random sequence-Pseudo-random sequence of application design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:1005
    • 提供者:林伟
  1. uartrx

    0下载:
  2. FPGA的verilog uart 接收端程序。非常实用-The FPGA verilog uart receiving end procedures. Very practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1005
    • 提供者:Lmx
  1. dwt_32

    0下载:
  2. Haar wavelet for an image of 32*32.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1005
    • 提供者:Rishi
  1. AD0804_control

    0下载:
  2. 配置AD0804的VHDL代码,经过验证可参考学习-Configure AD0804 VHDL code, reference study validated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1005
    • 提供者:刘阳河
« 1 2 ... .22 .23 .24 .25 .26 32227.28 .29 .30 .31 .32 ... 33645 »
搜珍网 www.dssz.com