CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .72 .73 .74 .75 .76 32577.78 .79 .80 .81 .82 ... 33646 »
  1. shubiao

    0下载:
  2. 关于ARM控制鼠标运行的C程序 所用IC为LPC2132等,程序包含接收和发送数据子程序
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:894byte
    • 提供者:小雨
  1. delay

    0下载:
  2. interrupt on at89s52
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:894byte
    • 提供者:shun lee
  1. RAM

    0下载:
  2. 单端口RAM,自己写的单端口RAM,同步写入同步读出,包括TESTBENCH和测试模拟文件-RAM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:893byte
    • 提供者:wang
  1. HEX_BCD

    0下载:
  2. hexa to bcd signal program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:893byte
    • 提供者:quang/vn
  1. lesson-

    0下载:
  2. 单片机实现800立方米水箱控制系统,实现了报警和手动、自动切换功能。 -800 cubic meters of water tanks single chip control system to achieve the alarm and manual and automatic switching function.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:893byte
    • 提供者:zhou jiquan
  1. fet440_lcd01

    0下载:
  2. MSP430F449 LCD code display-LCD MSP430
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:893byte
    • 提供者:willchue
  1. clock

    1下载:
  2. 时钟分配电路,输入为时钟信号CLK,输出为信号F0~F5,这六个信 号中只允许有一个为高电平,F0、F2、F4的持续时间为2个CLK,F1、F3、F5的持续时间为4个CLK。 -A clock distribution circuit, the input clock signal CLK, the output signal F0 ~~ F5, the six signal only allowed to have a high level, F0, F2, F4 duration o
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:893byte
    • 提供者:victor
  1. pulse_gen

    0下载:
  2. Pulse generator using VHDL for most of FPGAs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:893byte
    • 提供者:Mehran
  1. dafenqi

    0下载:
  2. 用verilog语言写的一个打分程序,权值分别为100,90,80,70,60-Verilog language used to write a scoring procedure, the weights were 100,90,80,70,60
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:893byte
    • 提供者:yeliansong
  1. AD5300

    1下载:
  2. FPGA外部AD部分代码,FPGA芯片采用xilinx sptan3e 可以实现AD的采集-The FPGA external AD code, the FPGA chip using xilinx sptan3e can realize the collection of the AD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:893byte
    • 提供者:chenkun
  1. fifo_rs232

    0下载:
  2. 从FIFO到到RS232的实现,用于接收和缓存数据-TripAdvisor RS232 FIFO implementation for receiving data and cache
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:893byte
    • 提供者:xiewh
  1. parall_interf

    0下载:
  2. SPI是串行外设接口(Serial Peripheral Interface)的缩写。SPI,是一种高速的,全双工,同步的通信总线,并且在芯片的管脚上只占用四根线,节约了芯片的管脚,同时为PCB的布局上节省空间-Serial Peripheral Interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:893byte
    • 提供者:李长兴
« 1 2 ... .72 .73 .74 .75 .76 32577.78 .79 .80 .81 .82 ... 33646 »
搜珍网 www.dssz.com