CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .02 .03 .04 .05 .06 32607.08 .09 .10 .11 .12 ... 33646 »
  1. 2

    0下载:
  2. 一个共阴极数码管显示从000000加1到-A common cathode LED display plus 1 to 999,999 from 000,000
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-07
    • 文件大小:884byte
    • 提供者:zhu
  1. msp430x471x7_dma_01_IAR

    0下载:
  2. DMA code for MSP 430
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-11
    • 文件大小:884byte
    • 提供者:SUNDAR
  1. 4lcd

    0下载:
  2. thermocouple interfacing using 89c51 and lcd interfacing with microcontroller
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-11
    • 文件大小:884byte
    • 提供者:bhavdipgoti
  1. fattoriale2

    0下载:
  2. calculus of factorial number another way
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:884byte
    • 提供者:nddiffi
  1. AdControl

    0下载:
  2. AD7470_7472 采样的verilog 代码,通过硬件调试直接可用的,程序里 定义了100个8位存储器,用于接收采样的数据,当100个数据接收完毕时不在接收 ,并一直开始循环输出 所采数据。用时 修改下就行-FPGA code for analogue and digital conversion,which has been tested with hardware.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:883byte
    • 提供者:yangyanwen
  1. FSMwithOutputsDecode

    0下载:
  2. 有限状态机FSM with Outputs Decoded in Parallel Output Register-FSM with Outputs Decoded in Parallel Output Register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:883byte
    • 提供者:fjmwu
  1. ds18b20

    0下载:
  2. program to enable reading temperature from a ds18b20 temperature sensor
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:883byte
    • 提供者:at-gb
  1. FP-AND-DIPLAY

    0下载:
  2. VHDL分频程序:将输入为MHz数量级的频率进行分频,得到自己所需的Hz数量级频率。 七段数码管显示程序:将输出进行译码,通过数码管显示。-VHDL divider, divide the input MHz frequency of the order of magnitude, to get the required Hz magnitude frequency. Segment digital tube display program: the output of decoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:883byte
    • 提供者:hhy
  1. qpsk

    0下载:
  2. QKSK 调制 解调 调试成功 -QKSK modem debugging success
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:883byte
    • 提供者:张先生
  1. 16-bit-A-DCa16-bit-DAC-VHDL

    0下载:
  2. 16-bit Analogue to Digital Converter&16-bit Digital to Analogue Converter VHDL source code.在modelsim下仿真通过-16-bit Analogue to Digital Converter & 16-bit Digital to Analogue Converter VHDL source code. Simulated in modelsim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:883byte
    • 提供者:fangshan
  1. youxianpaidui

    0下载:
  2. CPLD/FPGA开发常用程序,用CPLD实现可编程逻辑电路,优先排队电路编程实现-CPLD/FPGA development of common procedures, with CPLD programmable logic circuit, priority queuing circuit programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:883byte
    • 提供者:刘红喜
  1. 4x4keypad-avr

    0下载:
  2. 4x4 keypad C library for AVR MCU, compiled on CodeVision AVR.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:883byte
    • 提供者:ardi
« 1 2 ... .02 .03 .04 .05 .06 32607.08 .09 .10 .11 .12 ... 33646 »
搜珍网 www.dssz.com