资源列表
SATA_Verification_IP-SystemVerilog
- SATA Verification IP - SystemVerilog,是使用FPGA做的sata接口部分，是一篇文档-SATA Verification IP- SystemVerilog, is to use FPGA to do sata interface part, is a document
FPGA
- 基于FPGA设计的多功能信号发生器，可以生成各种常用的波形-FPGA-based design of multi-function signal generator, can generate waveforms of various commonly used
mcode
- 用VHDL语言生成m序列，进行扩频。m序列是10级的。-m sequence
AD8522_SPI
- AD8522模拟数字转换芯片sdi接口配置代码-AD8522 analog-digital converter chip sdi interface configuration code
Quartus_II_7.2_b151破解器
- Quartus_II_7.2_b151破解器.用于Quartus_II_7.2,Crack Quartus_II_7.2_b151 browser. For Quartus_II_7.2
使用verilog hdl实现16位的cpu设计
- 实现16位的cpu设计 内容使用verilog hdl实现，具体的实现步骤方法，都已经写到文档里面去了！,To achieve 16-bit design of the contents of the cpu using verilog hdl achieve, the specific methods to achieve these steps have already been written inside the document went to!
DM642.rar
- 和众达DM642EVM上FPGA内的程序！,And public DM642EVM Tatsu procedures on FPGA!
rgb2ycrcb.rar
- RGB转为YCBCR格式的verilog源代码，对熟悉verilog编程有帮助,RGB to YCbCr format Verilog source code, to people familiar with Verilog programming help
dianti.rar
- 基于verilog的智能电梯代码，能实现6层电梯的运行,Verilog-based intelligent elevator code, can achieve 6-storey elevator running
fsm.rar
- 标准三段式状态机的写法 里面给出了一段式、二段式和三段式的状态机写法，便于对比，适合初学者 ,the standard format of Verilog FSM
VGA.rar
- VGA彩色信号控制器设计：用VHDL语言编写程序，重点完成三个功能： 1.棋盘格图案显示： 用三基色原理在CRT显示器上显示由横竖八彩条重叠构成的棋盘格图案； 2.在显示器上依次显示0~9十个数字： 每个数字不同颜色，每个显示大约0.4秒，循环显示； 3.显示动画效果： 将静态图像以高频率显示，造成动画效果，最终动态显示OVER结束。,VGA color signal controller design: using VHDL programming language, focusi
abs_code.rar
- 这是用CPLD开发的读取绝对式编码器反馈的信号的代码，读取电机的转子的绝对位置和判断转动方向对于电机控制很实用。,This is read by the CPLD Development absolute encoder feedback signal to the code, read the motor' s rotor position and to determine the absolute direction of rotation is very useful for mot