CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .96 .97 .98 .99 .00 32801.02 .03 .04 .05 .06 ... 33646 »
  1. buzz1

    0下载:
  2. 数字电子琴控制器的VERILOG代码,含中文注释.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:822byte
    • 提供者:yingzi
  1. new2

    0下载:
  2. ARM嵌入式小程序源码
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2014-01-16
    • 文件大小:822byte
    • 提供者:virilis
  1. dianjizhuangbihuan

    0下载:
  2. DSP2812用于电机双闭环控制的程序,分成九块,包括PWM,QEP,ADC
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:822byte
    • 提供者:甘家飞
  1. scann

    0下载:
  2. this dsp program is about alu in blackfin processor-this dsp program is about alu in blackfin processor
  3. 所属分类:DSP program

    • 发布日期:2017-04-12
    • 文件大小:822byte
    • 提供者:buff_86
  1. lowpassfir

    0下载:
  2. Low pass fir filter for ecg signal in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:822byte
    • 提供者:rohan
  1. ds18b20

    0下载:
  2. tempratrue test has been tested-tempratrue test
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-04
    • 文件大小:822byte
    • 提供者:tea717
  1. PID-microcontroller-program-

    0下载:
  2. 此程序用于单片机中实现模糊控制PID程序单片机系列-This program is used to implement fuzzy control PID microcontroller program microcontroller family
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-31
    • 文件大小:822byte
    • 提供者:yuanyinlong
  1. jianfa

    0下载:
  2. 用verilog编写的用减法实现除法功能-Prepared using verilog function to perform division by subtraction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:822byte
    • 提供者:黄林
  1. 51-51communication

    0下载:
  2. 51-51单片机的双击通讯,c语言源代码成功调试 -51-51 SCM double-click communication, c source code successful commissioning
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:822byte
    • 提供者:康立溪
  1. CIC-FILTER

    0下载:
  2. 有关级联积分梳状滤波器的硬件描述语言,用VHDL编写,共有五级-CIC FILTER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:822byte
    • 提供者:周春浩
  1. lbq3

    0下载:
  2. 滤波器的verilog代码 主要是对算法的折叠 有原先的4个加法器四个乘法器变成2个加法器两个乘法器-Filter verilog code folding algorithm 4 adder four multipliers into two adders and two multipliers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:822byte
    • 提供者:chen
  1. ba_ker

    0下载:
  2. 巴克码装到信息内同时将巴克码识别出来,实现帧同步的VHDL设计-Barker code loaded to the information identified while Barker code, VHDL design to achieve frame synchronization
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:822byte
    • 提供者:张志健
« 1 2 ... .96 .97 .98 .99 .00 32801.02 .03 .04 .05 .06 ... 33646 »
搜珍网 www.dssz.com