CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .44 .45 .46 .47 .48 32849.50 .51 .52 .53 .54 ... 33645 »
  1. dianzhen

    0下载:
  2. 简单的程序,利用8X8点阵显示数字0到9的数字。
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:808
    • 提供者:marine
  1. clock

    0下载:
  2. 汇编弄的单片机程序! 嘿嘿 谢谢啊-Compilation procedures make the single-chip!
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:808
    • 提供者:wangkaige
  1. DA0832

    0下载:
  2. 基于单片机C52的DA0832的驱动程序-The DA0832 based on single chip C52 driver
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-29
    • 文件大小:808
    • 提供者:黄汉川
  1. IAR_MSP430_TIMERA_2

    0下载:
  2. MSP430 TIMERA SOURCE CODE FOR IAR
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-10
    • 文件大小:808
    • 提供者:dyok
  1. 2228CAL

    0下载:
  2. 用于5700密度刻度文件的解读,有了该段代码可以解读大部分5700仪器的刻度文件-used to edit the calibration data of 5700
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:808
    • 提供者:nsionlo
  1. fft64

    1下载:
  2. DSP 2812的 64点fft的C程序-2812 proceedings of the 64-point fft
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-05
    • 文件大小:807
    • 提供者:李伟
  1. binary_to_BCD

    0下载:
  2. 本人编写的2进制转换为BCD码的verilog程序,绝对可用,已测试通过。-I write binary to BCD verilog program, absolutely free, have been tested.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:807
    • 提供者:范志荣
  1. counter

    0下载:
  2. 脉冲上升或下降沿个数计数功能,并且可以配置初态和触发计数条件-Pulse rise or fall along a counting function, and can be configured to initial and trigger conditions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:807
    • 提供者:何小
  1. cmi-decode

    0下载:
  2. cmi decoder,veilog代码,已验证-cmi decoder, veilog code has been verified
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:807
    • 提供者:
  1. shifter2

    0下载:
  2. 改进型桶式循环移位器,用VHDL实现,经时序仿真测试正确-modified barrel cyclic shifter by vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:807
    • 提供者:lee
  1. synd

    0下载:
  2. Syndrome calculator basic unit for reed solomon decoder in verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:807
    • 提供者:humberto
  1. hmwk3try.vhd

    0下载:
  2. Design a circuit that take three N-Bit binary numbers as inputs and calculate the average of the largest number and the smallest number as the output. Note that the length of the input numbers should be defined variable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:807
    • 提供者:mafa87
« 1 2 ... .44 .45 .46 .47 .48 32849.50 .51 .52 .53 .54 ... 33645 »
搜珍网 www.dssz.com