CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .23 .24 .25 .26 .27 33028.29 .30 .31 .32 .33 ... 33645 »
  1. huisepid1

    0下载:
  2. 灰色PID的位置跟踪MATLAB源程序代码-PID
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-03
    • 文件大小:747
    • 提供者:陈富
  1. s3c8274

    0下载:
  2. 三星8274初始化代码,三星8274初始化代码-Initialization code Samsung 8274
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:747
    • 提供者:spokesm
  1. arm_huibian_maopao_sort

    0下载:
  2. arm汇编的小例子,冒泡排序使用arm汇编所写,可以在kiel和ads下运行调试。-small example arm compilation, bubble sort written using arm assembler, debugger can run under kiel and ads.
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-11
    • 文件大小:747
    • 提供者:王一飞
  1. mo12_counter

    0下载:
  2. 基于FPGA的VHDL程序实现模12计数器-FPGA VHDL model12counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:746
    • 提供者:赵静
  1. mems

    0下载:
  2. mems with pic16f source code-mems with pic16f source code....
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-03
    • 文件大小:746
    • 提供者:mohammed
  1. miaobiao

    0下载:
  2. 秒表计时 51单片机 精确到0.01s-stopwatch,Daily alarms,Hourly time signal
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-01
    • 文件大小:746
    • 提供者:王志贺
  1. di1

    0下载:
  2. 计数器的设计,可以累加计数。实现计数功能,代码功能如下所示。-Count-counter design. Counting function, the function of the code is shown below.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:746
    • 提供者:吴凤妹
  1. inout-vhdl

    1下载:
  2. c p u 读inout 端口的vhdl 程序-Read inout port vhdl program
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-07
    • 文件大小:746
    • 提供者:可新迪
  1. main

    0下载:
  2. 单片机msp430,c编程定时器增计数模式中断控制IO口输出高低电平,通过改变计数个数CCR0,可用于测试IO口输出频率范围-Microcontroller wireless network and I MSP430-the c programming timer counts up mode interrupt control IO port output high and low, can be used to test IO port output frequency range by c
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-27
    • 文件大小:746
    • 提供者:
  1. encoder

    0下载:
  2. RS(7,3,4),码长七位,信息位三位,纠错位四位,经过验证成功-RS (7,3,4), the code length of seven, three of information bits, bit error correction four proven successful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:746
    • 提供者:郑志聪
  1. pwm_task_logic

    0下载:
  2. 脉冲宽度调节(pwm)的verilog源码-Pulse width modulation (pwm) the verilog source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:746
    • 提供者:李桃中
  1. LFSR

    0下载:
  2. Verilog code for an 8-bit LFSR
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:746
    • 提供者:baboy
« 1 2 ... .23 .24 .25 .26 .27 33028.29 .30 .31 .32 .33 ... 33645 »
搜珍网 www.dssz.com