资源列表
fifolifo
- fifo filo verilog 程序！先入先出数据存储器的程序和先入后出程序！-fifo filo verilog program! First in first out data memory of the program!
8-bit-Multiplier
- 一种基于加法器树方法的8为乘法器的VHDL源码，该方法虽然相对占有资源多，但仿真快-VHDLSourceProgramof8-bit-Multiplier
snag
- 4人抢答器的VHDL源代码.当设计文件加载到目标器件后，按下核心板复位按键，表示开始抢答。然后，同时按下S1-S4，首先按下的键的键值被数码管显示出来，对应的LED灯被点亮。与此同时，其它按键失去抢答作用。-4 Responder of the VHDL source code
messageschedule
- Para calcular las palabras de cada ronda del algoritmo SHA
i2s_lcm_config
- A serial control Code for LCM Configuration.
Time_setting
- 时间设置 可以作为设计中的一个小模块进行使用 方便快捷-time setting
SPI_Send_DI
- 用Verlog语言实现的48位SPI数据发送，主频为2.5M（可在内部调解）-Use Verlog language to achieve the transmission of data with 48bits by SPI ,whose speed is 2.5M.
74HC166
- 74hc166 8并行入1串行出 例程程序-74hc166 8 parallel into a serial program
PWM_Timer0
- stc12c5a60s2基于Timer0实现的8位软件PWM，修改后可以多路使用。原创-stc12c5a60s2 based software Timer0 to achieve eight PWM, modifications can be multiple use. Original
adder_4
- 三种设计模式的加法器，分别是行为及描述，串行模式，并行模式。希望对大家了解加法器有帮助-Adder three design models, and behavior were described, the serial mode, the parallel mode. I hope to help everyone understand adder
code
- 设计RS、JK、D、T 四种触发器，掌握异步复位置位的方法以及四种触发功能的实现方 法，掌握QuartusII 软件的使用方法以及GW48 型SOPC 开发平台中的输入输出模式配置方 法。 -Design RS, JK, D, T four kinds of triggers, grasp complex bit asynchronous methods and how to configure four trigger implementation function Quartu
HC-SR04
- PIC单片机用来驱动HC－SR04超声波测距传感器的驱动源代码。可以方便的使用。-PIC microcontroller to drive HC-SR04 ultrasonic distance sensor driver source code. You can easily use.