CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .21 .22 .23 .24 .25 33126.27 .28 .29 .30 .31 ... 33646 »
  1. ds18b20yuanchengxu

    0下载:
  2. ds18b20 gcc下 源程序 可以在开发环境中直接使用-ds18b20 gcc development environment under the source code can be used directly in the
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-10
    • 文件大小:712byte
    • 提供者:李朗
  1. PETSHOP

    0下载:
  2. already the software to use
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:712byte
    • 提供者:程序段
  1. BUFG_CLK2X_SUBM

    0下载:
  2. xilinx DCM 应用程序,完全可用-xilinx DCM applications, fully available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:711byte
    • 提供者:娃娃
  1. mul

    0下载:
  2. 可实现输入的2个一位十进制数的乘法运算。要求:输入提供十个数字键,先转化为8421码,再运算,输入的数据和输出结果都要以七段显示译码器显示出来(仿真波形)。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal multiplication. Requirements: Enter the ten numeric keys provided, the first transformed into 8,421 yar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:711byte
    • 提供者:weight
  1. pwm

    0下载:
  2. 生成高频PWM波 可调频 实验可用的 欢迎大家交流-Experiments can be used to generate high frequency PWM wave FM exchange
  3. 所属分类:Other Embeded program

    • 发布日期:2017-12-09
    • 文件大小:711byte
    • 提供者:chenmeng
  1. DECODE_PRIORITY

    0下载:
  2. 优先译码器verilog,8输入3输出,用verilog编写的源码-This is how to prepare encode, I think is very classic. Worth a visit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:711byte
    • 提供者:lihui
  1. abc

    0下载:
  2. 总线控制,用于嵌入式系统也fpga通信,主要用用于的产品是光时域反射仪-The bus control for embedded systems fpga communication products, mainly used for optical time domain reflectometer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:711byte
    • 提供者:朱怀安
  1. PID_C

    0下载:
  2. PID简易控制函数,实现最简单的PID控制模式,以输入输出形式函数给出.-PID simple control functions to achieve the most simple PID control mode is given in the form of the input and output functions.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-16
    • 文件大小:711byte
    • 提供者:tengfei
  1. ca_code

    0下载:
  2. nco的产生原理的相关代码;软件无线电、直接数据频 率合成器(DDS,Direct digital synthesizer)、快速傅立叶变换(FFT,Fast Fourier Transform) 等的重要组成部分,同时也是决定其性能的主要因素之一,用于产生可控的正弦波或余弦波。随着芯片集成度的提高、在信号 处理、数字通信领域、调制解调、变频调速、制导控制、电力电子等方面得到越来越广泛的应用-nco the generation principle of the relevant code s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:711byte
    • 提供者:李毅
  1. fulladder.v

    0下载:
  2. 自己写的full adder的verilog代码,请大家下载。如果有问题请评论给我-Write your own full adder verilog code, please download. If you have questions, please give me a comment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:711byte
    • 提供者:liuyang
  1. barrelshifter32

    0下载:
  2. 32位桶形移位器,可以实现算数右移、逻辑右移、算术左移和逻辑左移。-32-bit barrel shifter, can achieve an arithmetic right shift, logical shift right, left arithmetic and logical left.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:711byte
    • 提供者:ellen
  1. finite-state-machine

    0下载:
  2. 有限状态机,程序基本框架,需用户自行添加状态转换条件等-finite state machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:711byte
    • 提供者:谢谢
« 1 2 ... .21 .22 .23 .24 .25 33126.27 .28 .29 .30 .31 ... 33646 »
搜珍网 www.dssz.com