CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .49 .50 .51 .52 .53 33154.55 .56 .57 .58 .59 ... 33645 »
  1. butterfly1

    1下载:
  2. FFT蝶形运算单元程序,可用于OFDM,以及任何相关数字信号处理的设计中-FFT butterfly processor program can be used in OFDM, as well as any relevant design of digital signal processing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:700
    • 提供者:姚兴波
  1. tvp51xx

    0下载:
  2. dsp图像显示编码芯片的子程序,其中包含必要寄存器的配置-encoding chips dsp image display subroutine, which contains the necessary configuration registers
  3. 所属分类:DSP program

    • 发布日期:2017-04-08
    • 文件大小:700
    • 提供者:changwanghao
  1. clk_teiler

    0下载:
  2. clk for system fpga to pci card-clk for system fpga to pci card
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:700
    • 提供者:sina
  1. I2C

    0下载:
  2. sample I2C interface with a Microchip 24LC16 serial EEProM
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:700
    • 提供者:Bill
  1. zdsh

    0下载:
  2. 用硬件描述语言写的几个自动售货机代码,有对应测试文件,当有硬币投入时,仿真波形得到正确结果。-Hardware descr iption language code written in a few vending machines, has a corresponding test file, when a coin, the simulation waveform to get the right results.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:700
    • 提供者:jingling
  1. fir1

    0下载:
  2. vhdl program for fir filter design on fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:700
    • 提供者:Nikhil Trivedi
  1. qww

    0下载:
  2. DAC0832 接口电路程序,这都是源程序,如果有需要用VHD的文件可联系我-DAC0832 interface circuit procedure, this is the source, if there is a need to use the VHD file can contact me
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:700
    • 提供者:周三强
  1. CHIAXUNG_1HZ

    0下载:
  2. divided clock from 1 Hz to 50MHz pulse output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:700
    • 提供者:minhthe
  1. rotary

    0下载:
  2. 采用verilog语言编写的rotary encoder程序,可以识别出旋转方向。-Rotary encoder verilog language program, you can identify the direction of rotation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:700
    • 提供者:
  1. function

    0下载:
  2. How to use Function in verilog example using factorial and parity code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:700
    • 提供者:ram
  1. alpha1_3_compensator

    0下载:
  2. 同為適用於1.8V轉1.3V必迴路 在1Mhz頻率下 RLC各為 25m 4.7u 10u 排除浮點數的int整數補償器 給有需要的同學作為參考-The same applies to 1.8V 1.3V will turn 1Mhz frequency RLC circuit at each 25m 4.7u 10u exclude floating point int integer compensation to needy students as a reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:700
    • 提供者:王宇揚
  1. counter_14uou

    0下载:
  2. Counter wikipediya information will help you to understand about this program-Counter wikipediya information will help you to understand about this program
  3. 所属分类:VHDL-FPGA-Verilog

« 1 2 ... .49 .50 .51 .52 .53 33154.55 .56 .57 .58 .59 ... 33645 »
搜珍网 www.dssz.com