CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .97 .98 .99 .00 .01 33202.03 .04 .05 .06 .07 ... 33645 »
  1. inputoutput

    0下载:
  2. this code is simulation for input and output into VHDL, you can run at ModelSim and see the signal Wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:684
    • 提供者:rino
  1. 12864LCD

    0下载:
  2. stc单片机的14864液晶显示屏的C51源代码-program for stc89c51 single chip
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:684
    • 提供者:元山大可
  1. exe7_x4

    0下载:
  2. 输入一个数,判断是否是素数,可以用于计算器中,-Enter a number to determine whether it is prime, can be used in the calculator.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:684
    • 提供者:程纣
  1. exer_vhdl_PWM

    0下载:
  2. 具有微处理器接口的PWMSG,周期和占空比均可调,感兴趣的可以自己扩展其他接口-Microprocessor interface PWMSG, period and duty cycle can be adjusted, interested can extend other interfaces
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:684
    • 提供者:太猛了
  1. hwjc

    0下载:
  2. 51单片机用汇编语言实现红外接收与发送,根据不同的实验班,稍加修改就行-IR receiver and sent 51 microcontroller with assembly language slightly modified, depending on the experimental class, on the line
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-17
    • 文件大小:684
    • 提供者:小关
  1. true_dual_port_ram_dual_clock

    0下载:
  2. Quartus II VHDL Template True Dual-Port RAM with dual clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:684
    • 提供者:Trung
  1. sorcecode1

    0下载:
  2. source code for led source code for led
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:684
    • 提供者:narayanan
  1. tx_module

    0下载:
  2. 串口通信,实现开发板与计算机之间的数据传输-A serial port communication, realizing the development board and the transfer of data between computers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:684
    • 提供者:崔文超
  1. Limi

    2下载:
  2. 用VHDL设计一个6位二进制计数器:用VHDL设计一个6位二进制计数器-VHDL design with a 6-bit binary counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:684
    • 提供者:莫灵敏
  1. PWM

    0下载:
  2. 使用VerilogHDL语言加上IP核产生PWM调制波,占空比和频率可调。-The PWM modulation wave, duty cycle and frequency can be adjusted by using VerilogHDL language and IP kernel..
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:684
    • 提供者:gml
  1. ahb_decode

    0下载:
  2. ahb decoder 文件,主要描述ahbdecoder-ahb decoder file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:684
    • 提供者:李伟
  1. Correlator22BIT

    0下载:
  2. gps接收机基带信号处理的相关滤波器设计vhdl源程序,已经在实际产品中得到应用与验证,请放心使用。-Correlation filter gps receiver baseband signal processing design vhdl source code, has been applied and verified in the actual product, the ease of use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:684
    • 提供者:TIANKE
« 1 2 ... .97 .98 .99 .00 .01 33202.03 .04 .05 .06 .07 ... 33645 »
搜珍网 www.dssz.com