CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .16 .17 .18 .19 .20 33321.22 .23 .24 .25 .26 ... 33645 »
  1. ms

    0下载:
  2. 短时计数器程序,断电清零,能识别计时中途有停顿。-Short-term counter program, power failure is cleared, able to identify the timing midway pause.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-07
    • 文件大小:642
    • 提供者:chensan
  1. Fbp__lle_traaa

    0下载:
  2. 一种基于神经网络的人脸识别训练练函数,非常有用,研究生优秀作品 -A neural network-based face recognition training training function is very useful, graduate outstanding works
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-02
    • 文件大小:642
    • 提供者:海的
  1. jishiqi

    0下载:
  2. 89c51单片机实现60秒计时器的功能作用-89c51 microcontroller 60 seconds the timer function of
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:642
    • 提供者:romMay
  1. MOVE1

    0下载:
  2. 汇编语言实现图像在DOS界面的动态显示,也可做简单修改实现不同的画面,及动作-Assembler language images in the dynamic display of the interface DOS,Also can do a simple modification, and the realization of different picture
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:642
    • 提供者:spokesm
  1. counterjhiuynjf

    0下载:
  2. 很不错的交通灯 很不错哦 大家一起下载 -quite the traffic lights is pretty good, oh everyone Download
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:641
    • 提供者:kjohn
  1. topsequence

    0下载:
  2. modeling of fsm in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:641
    • 提供者:MILIND
  1. 12

    0下载:
  2. 4位除法器 library IEEE use IEEE.std_logic_1164.all use IEEE.std_logic_unsigned.all entity fpdiv is port ( DIVz: out STD_LOGIC A: in STD_LOGIC_VECTOR (3 downto 0) B: in STD_LOGIC_VECTOR (3 downto 0) data_out: out STD_LO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:641
    • 提供者:陈强
  1. 3.3

    0下载:
  2. 采用中断方式设计80C51单片机的秒、分脉冲发生器。要求采用定时起/计数器1的方式1编程实现P1.0每秒钟产生一个机器周期的正脉冲,P1.1每分钟产生一个机器周期的正脉冲。 晶振频率为12MHz。-80C51 single-chip design using interrupt the second sub-pulse generator. Requires regular up/Counter 1 Mode 1 programming P1.0 produce a machine cycl
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-07
    • 文件大小:641
    • 提供者:luoweiheng
  1. jiafaqi

    0下载:
  2. 数字系统设计及VHDL实践半加器与全加器源代码-half-adder and full-adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:641
    • 提供者:shiyun
  1. syss_fangzhen

    0下载:
  2. 同步电机 的方正程序,对初学者较好,可使用MATLAB或者采用其他仿真-Founder of the synchronous motor program, better for beginners to use MATLAB or using other simulation
  3. 所属分类:DSP program

    • 发布日期:2017-04-10
    • 文件大小:641
    • 提供者:ff
  1. plot_hht

    0下载:
  2. 希尔伯特-黄变换,用以信号的奇异性检验和分解-Hilbert- Huang Transform for singularity test signal and decomposition
  3. 所属分类:DSP program

    • 发布日期:2017-04-11
    • 文件大小:641
    • 提供者:琛哥
  1. 2

    0下载:
  2. 能够实现用51、52系列单片机动态循环输出4位数字到四位LED上显示出来。-51 and 52 can be realized by MCU dynamic loop output 4-digit to four LED displays on.
  3. 所属分类:SCM

    • 发布日期:2017-04-10
    • 文件大小:641
    • 提供者:王一
« 1 2 ... .16 .17 .18 .19 .20 33321.22 .23 .24 .25 .26 ... 33645 »
搜珍网 www.dssz.com