CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .71 .72 .73 .74 .75 33376.77 .78 .79 .80 .81 ... 33645 »
  1. 16KeyBoard

    0下载:
  2. 矩阵式键盘显示电路运行程序,4乘以4的16位开关键盘的LED显示-Keyboard matrix display circuit run the program, 4 times 4 of the 16 switches the keyboard LED display
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-04
    • 文件大小:622
    • 提供者:孟思斯
  1. Switch_Value

    0下载:
  2. atmega128编程时,常用的开关量程序-atmega128 programming switch program
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:621
    • 提供者:李世民
  1. cnv_encode

    0下载:
  2. (2,1,7)卷积编码器,用于产生卷积编码 G1(X) = 1 + x + x^2 + x^3 + x^6 G2(X) = 1 + x^2 + x^3 + x^5 + x^6 -(2,1,7)cnvcode G1(X) = 1+ x+ x^2+ x^3+ x^6 G2(X) = 1+ x^2+ x^3+ x^5+ x^6
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:621
    • 提供者:wind
  1. DS1307-PIC

    0下载:
  2. Drive DS1307 RTC by PIC16F876 Microcontroller with MicroBasicPro Compiler
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-03
    • 文件大小:621
    • 提供者:rahmani
  1. Adder12_3-4

    0下载:
  2. This is an 12 bits adder in Verilog. it adds three 4 bit nibbles in parallel.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:621
    • 提供者:Feri
  1. weiji

    0下载:
  2. 基于FPGA的UART设计,fpga简单的波特率发生器设计-FPGA-based UART design, fpga design simple baud rate generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:621
    • 提供者:孟一
  1. black_jack

    0下载:
  2. verilog编写的21点游戏,用状态机写的,A可以表示1也可以表示11.-verilog 21-point game, written by a state machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:621
    • 提供者:homeaway
  1. adder

    0下载:
  2. This code implement add between 2 number
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:621
    • 提供者:Thinh
  1. grantyz

    0下载:
  2. 4倍频鉴相功能模块,利用Verilog hdl语言编写的-4x phase function module using Verilog hdl language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:621
    • 提供者:王驰远
  1. clock_retrive_lsy

    0下载:
  2. 用于E1接口数据时钟恢复,可提取相应的频率-Using for E1 interface, support 2M frequency recovery and retime
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:621
    • 提供者:李仕意
  1. IQ_sin_cos

    0下载:
  2. Cordic根据输入的IQ正交两路信号求取对应的正余弦值-Cordic according to input the IQ of orthogonal cosine signal to calculate the corresponding two road is
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:621
    • 提供者:王佳兴
  1. ax-12

    0下载:
  2. Use Arduino to control ax-12 motor
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:621
    • 提供者:Ryan Chou
« 1 2 ... .71 .72 .73 .74 .75 33376.77 .78 .79 .80 .81 ... 33645 »
搜珍网 www.dssz.com