CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .66 .67 .68 .69 .70 33371.72 .73 .74 .75 .76 ... 33646 »
  1. print.zip

    0下载:
  2. 所属分类:嵌入式/单片机编程

    • 发布日期:
    • 文件大小:624byte
    • 提供者:
  1. fet140_1

    0下载:
  2. 我学习别人的代码时收集的好一点的资料!大家可以随便下载C!-I learn other people' s code a little better collection of information! You can freely download the C!
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-31
    • 文件大小:624byte
    • 提供者:杨浩
  1. nRF_SPIInit_DataSeRe

    0下载:
  2. nRF24L10p与STM32F103xx连接后SPI初始化与数据收发代码。-SPI initialize and DATA send and receive code of nRF24L10p connected with STM32F103xx series.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:624byte
    • 提供者:eepest
  1. xianshi

    0下载:
  2. 键盘显示数码管显示4键盘控制实现不同功能,数码管显示执行哪个功能-asdadadadaqweqfqtwtafafasfwerfwfwasd
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-27
    • 文件大小:623byte
    • 提供者:无风
  1. Hex_decoder_7seg

    0下载:
  2. 十六进制显示译码器,VHDL语言的设计,根据高低电平的变化进行数码管的数字显示-Hexadecimal display decoder VHDL language design, high and low changes in the number of digital tube display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:623byte
    • 提供者:王龙飞
  1. sine

    0下载:
  2. 简易的正弦信号发生器,用verilog代码写成-A simple sinusoidal signal generator, written with verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:623byte
    • 提供者:王呈威
  1. 8-Bit-Simple-Up-Counter

    0下载:
  2. 简单的,计数器,上升沿有效。经过ise13.1测试,完全符合逻辑-Simple, counters, and the positive edge. Tested
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:623byte
    • 提供者:郭稳
  1. ade

    0下载:
  2. Verilog code for modified serial multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:623byte
    • 提供者:arev
  1. counter

    0下载:
  2. A 4 bit counter. In the testbench I combine three counters into one. Verilog codes with testbench.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:623byte
    • 提供者:cry
  1. mux-top-module

    0下载:
  2. Vhdl implementation of Mux module using and gate or gate and with testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-06
    • 文件大小:623byte
    • 提供者:Abhijeet
  1. paral_to_serial

    0下载:
  2. 用verilog HDL编写的并行接口转串行接口的程序。-The programming of parallel interface to serial interface with HDL verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:623byte
    • 提供者:
  1. Filtro

    0下载:
  2. Digital filter in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:623byte
    • 提供者:jossss
« 1 2 ... .66 .67 .68 .69 .70 33371.72 .73 .74 .75 .76 ... 33646 »
搜珍网 www.dssz.com