CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .07 .08 .09 .10 .11 33612.13 .14 .15 .16 .17 ... 33645 »
  1. BNBGUI

    0下载:
  2. 分支定界算法的GUI版 用来解整数规划问题 相当方便-Branch and bound algorithm for the solution of the GUI version of integer programming problem Convenience ~ ~ ~
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:526
    • 提供者:guiji
  1. 111

    0下载:
  2. 利用into 51单片机实现led0-7显示-Use into 51 single-chip microcomputer led0-7 show
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-04
    • 文件大小:526
    • 提供者:jack
  1. annie5

    0下载:
  2. led汉字滚动显示,可根据不同的设定显示汉字-led scrolling display of Chinese characters can be set according to different display of Chinese characters
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:525
    • 提供者:anniepotter
  1. MCUBUS

    0下载:
  2. 实现MCU与单片机的通信借口 特别强调了对三态门的VHDL编程-MCU VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:525
    • 提供者:G
  1. math

    0下载:
  2. TI2407系列DSP芯片通过ccs编译器实现加法和乘法运算-TI2407 series DSP chip ccs compiler achieved by addition and multiplication
  3. 所属分类:DSP program

    • 发布日期:2017-04-03
    • 文件大小:525
    • 提供者:yu
  1. sipo_reg5

    0下载:
  2. VHDL语言描述具有同步清零的5位串行输入并行输出移位寄存器代码-VHDL language to describe the clearing of 5 with synchronous serial input parallel output shift register code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:525
    • 提供者:zzz_ali
  1. 61505w

    0下载:
  2. TFT显示屏61505w原程序-TFT display 61505w original program ........
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:525
    • 提供者:刘天一
  1. mult4x4

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:525
    • 提供者:李小明
  1. LED_0-99

    0下载:
  2. led的一个驱动程序,希望有用的着的朋友能用得上。-led display programmer
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-01
    • 文件大小:525
    • 提供者:xie
  1. ads831

    0下载:
  2. ADS831模数转换驱动,使用verilog语言写的。-ADS831 analog-digital conversion drive, write verilog language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:525
    • 提供者:Yang Chenguang
  1. clkdiv

    0下载:
  2. Verilog UART分频时钟 产生9600波特率-Verilog UART baud rate divided clock generated 9600
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:525
    • 提供者:Lmx
  1. MS_TMR

    0下载:
  2. 三模冗余设计,当某一位数据错误时,可以自动进行纠正-Three modular redundancy design, when a data error, can be automatically corrected
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:525
    • 提供者:何小
« 1 2 ... .07 .08 .09 .10 .11 33612.13 .14 .15 .16 .17 ... 33645 »
搜珍网 www.dssz.com