CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .23 .24 .25 .26 .27 33628.29 .30 .31 .32 .33 ... 33646 »
  1. 脉冲检测程序利用

    1下载:
  2. msp430 脉冲检测程序利用TIMERB的CCI1B检测脉冲个数及频率
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2014-01-17
    • 文件大小:519byte
    • 提供者:冯瑶
  1. memtest

    0下载:
  2. S3C2440下的内存测试源码,ADS下的源码!对需要了解ARM的内存控制器工作原理的兄弟很有帮助!-S3C2440 memory under test source, ADS under the source! Required ARM to know the working principle of the memory controller' s brother helpful!
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-03-29
    • 文件大小:519byte
    • 提供者:周阳超
  1. new

    0下载:
  2. 51单片机做为控制盒子,向ARM发送指令-Single-chip 51 to send instructions to the ARM
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-08
    • 文件大小:519byte
    • 提供者:yingchao cui
  1. 1602

    0下载:
  2. 液晶驱动程序,1602液晶程序。写的比较简单-LCD driver 1602 LCD program
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-12-04
    • 文件大小:519byte
    • 提供者:爹爹
  1. PFM

    0下载:
  2. pfm是调功程序,已经过测试,能直接下载使用。-pfm is reactive transfer procedure has been tested for direct download.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:518byte
    • 提供者:lz
  1. VHDL

    0下载:
  2. 用VHDL语言设计七段显示译码器用VHDL语言设计七段显示译码器-VHDL language design with seven-segment display decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:518byte
    • 提供者:冷与
  1. VHDL

    0下载:
  2. 实现异步清零和同步时钟功能的十进制加法计数器-Asynchronous and synchronous clock features clear decimal addition Counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:518byte
    • 提供者:栋梁
  1. sram

    0下载:
  2. SRAM的VHDL设计,设计了一个具有4位地址线,8位数据线的SRAM,读写功能独立-SRAM VHDL design, the design of a 4-bit address lines, 8 data lines of SRAM, read and write functions independent
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:518byte
    • 提供者:cxl
  1. Debounced-program-FPGA

    0下载:
  2. FPGA消抖程序,用于按键消抖,可作为一个process写入程序-FPGA debounce program for key debounce, the program can be written as a process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:518byte
    • 提供者:邓欢
  1. eda2

    0下载:
  2. 7段显示译码器的输入为:IN0…IN3共5根, 7段译码器的逻辑表同学自行设计,要求实现功能为:输入“ 0…15 ”(二进制),输出“ 0…9…F ”(显示数码),输出结果应在数码管(共阴)上显示出来。-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:518byte
    • 提供者:卡卡
  1. Black-line-extraction

    0下载:
  2. 智能车竞赛CCD循迹算法,两条黑线提取的经典算法,用C语言编写,很简洁。-Smart car competition CCD tracking algorithm, two black lines drawn classical algorithm, using C language, is very simple.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-03
    • 文件大小:518byte
    • 提供者:洋洋
  1. FPGA-based-display

    0下载:
  2. 基于FPGA的四位数字循环动态数码显示,内含100M分频器-FPGA-based digital loop two-digit display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:518byte
    • 提供者:
« 1 2 ... .23 .24 .25 .26 .27 33628.29 .30 .31 .32 .33 ... 33646 »
搜珍网 www.dssz.com