资源列表
ADC0809
- adc0809数模转换芯片fpga控制程序
firOK
- 17阶FIR滤波器VHDL代码及说明文档 下载立即可以仿真
080505_vga
- 流水灯,用七段数码管代替LED灯,流水间隔1秒,数码管显示“门”
keyword
- 关于KEIL C语言的键盘扫描程序,其中有些不对的地方请给修改
div
- 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太严格的设计,通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源,再者,这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频:偶数倍分频应该是大家都比较熟悉的分频,通过计数器计数是完全可以实现的。如进行N倍偶数分频,那么可以通过由待分频的时钟触发计数
f_adder
- 在EDA的MAX+PLUS II开发环境下用VHDL编写的全加器
ADD
- 在MAX+PLUS II环境下用VHDL编写的加法器
MAX_II_board_schematics
- altera公司max2系列开发板原理图,希望大家喜欢。
ADC_16bit
- 16位ADCverilog hdl 代码
mult_para_recurs_8x8_2sC
- mult_para_recurs_8x8_2sC verilog hdl代码写成的
multiplier_6x6_version2
- multiplier_6x6___verilog hdl
USBblaster
- Altera公司调试CPLD/FPGA用的USBblaster的制作文档,很详细的,已经实践过,绝对没有问题