资源列表
cuart
- 有关UART的源程序，基于Altera 的 。很好用的，希望对大家有帮助
pn
- 用Verilog语言生成7位的小m序列，产生pn码
jtag_logic
- 这是自制altera usb_blaster所用到的CPLD程序，用VHDL语言写的。
ok1
- 用vhdl语言编写的ps2键盘识别程序,并可输出到8*8矩阵显示
RISC_Core
- 这是用VerilogHDL描述的一个8位精简指令集处理器，包含完整代码，各种文档，以及测试环境。
fsm
- 非常好的fsm介绍，需要的可以看看，还是不错的
diantikongzhiqi
- 本设计是本人的课程设计，基于VHDL的电梯控制器的设计，能够实现12层电梯控制，上下开关，关门延时，提前关门，状态显示，通过波形仿真进行观看结果
LFSR
- 自动生成线形反馈移位寄存器的各种HDL源代码和原理图的工具
simu_NIOS
- 和NIOS功能一样的CPU，可以在FPGA上运行,Verilog源代码
VHDL-ram_fifo
- VHDL的ram和fifo model code 包含众多的厂家
sditest
- 基于ep3c25的altera sdi ip核的使用，串并转换和并串转换
SIIGX_PCIe_Kit
- 基于SIIGX的PCIe的Kit，包含硬件原理图，pcb图，驱动，和示例代码