资源列表
DE2_USB_API
- Altera de2开发板提供的配套软件程序,用PC机上的应用软件来控制开发板外围器件,功能较全面
verilogdesign
- 包含大量得实例,用于学习verilog语言.
UART
- VHDL实现UART通信,包括发送和接叫程序,使用方便
firOK
- fir滤波器的设计,此滤波器 Fs为44kHz,Fc为10.4kHz。
ADI_pll_Set
- VHDL编写的ADI锁相环控制程序,可以调试ADI锁相环的相关系列十几个型号。引脚命名和锁相环相关控制引脚对应。
wsmcu51btl_exe
- VHDLram控制器vhdl程序lib_06.zip
MuISP10
- VHDL例子程序列多达二十几个对初学都有很大帮助
VHDL
- 1、正常的计时功能:即具有二十四小时计时功能 2、正常的显示功能 3、正常的调时功能 4、闹钟定时功能 5、整点报时功能
source
- 《Verilog HDL程序设计教程》源代码
FUNDAMENTALSOFDIGITALLOGICWITHVERILOGDESIGN
- FUNDAMENTALS OF DIGITAL LOGIC WITH VERILOG DESIGN 将verilog和数电很好的结合在一起讲解
bc_6
- 实现6位数据宽度的并串转换,编译和仿真完美实现,编程环境Quartus.
Verilog5
- 多工器verilog設計1對多快速解碼提供控制功能