资源列表
pe
- 卷积神经网络当中的卷积模块，包括有测试程序，用硬件实现5*150的整列卷积-Convolutional neural network convolution module, including a test program, with hardware to achieve 5* 150 integer convolution
adc
- fpga单片机通过AD转换读取电压值并通过数码管显示-The fpga single-chip microcomputer reads the voltage and displays it through a digital tube
DDR3_SDRAM
- ddr3 sdram 功能测试。读写测试还有自刷新测试，测试通过。-ddr3 sdram test,write and read ,aoturefresh
FPGA交通灯
- 设计一个简单自动控制的交通灯控制系统。具体要求，在道路十字路口的两个方向各设一组红绿指示灯，显示顺序为，其中一个方向是绿灯、黄灯、红灯，另一个方向是红灯、绿灯、黄灯；设置一组数码管，以倒计时的方式显示允许通过或禁止通过的时间，其中绿灯、黄灯、红灯的持续时间分别为80s/6s/40s。(Design a simple and automatic traffic light control system. The specific requirements in the two direction
Vivado入门与提高Demo（一）（含源文件）
- Vivado入门与提高Demo，大家看看。(Vivado entry and improve Demo)
Vivado入门与提高第2讲DEMO（含源文件）
- Vivado入门与提高第2讲DEMO（含源文件），大家参考。(Vivado entry and improve Demo)
UART1
- 可直接用于zedboard上的串口通信，利用zynq7000的pl部分实现一个简单的UART串口通信(Can be used directly on the zedboard serial communication, the use of zynq7000 PL part of the realization of a simple UART serial communication)
adder
- 能够实现单精度浮点加法运算。输入引脚有：第一运算数，第二运算数，复位信号，时钟信号。输出信号有：运算结果，运算完成标志。(To achieve a single precision floating-point addition operations)
zhangnan11
- 一个基于FPGA的洗衣机正反转定时控制器，可以在开发板上实现控制和显示功能(A FPGA based washing machine is reverse timing controller, you can control and display functions on the development board)
121114156PCIE_DMA_DDR3_verilog_design
- 基于FPGA的pcie dma设计，可参考应用。(FPGA based PCIe DMA design, you can refer to the application.)
jesd204
- xilinx平台 jesd204核例化使用示例(Xilinx platform jesd204 core example of the use demo)
LatticeECP3_SERDES_PCS_使用指南
- LatticeECP3 SERDES/PCS 使用指南(LatticeECP3 SERDES/PCS usage guide)