CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .06 .07 .08 .09 .10 4211.12 .13 .14 .15 .16 ... 4323 »
  1. pwm

    0下载:
  2. Pulse width modulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:693byte
    • 提供者:mangesh.kathale
  1. counter

    0下载:
  2. It s a binary counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:693byte
    • 提供者:gegry
  1. VHDLSourceProgramofLiquidCrystalModule

    0下载:
  2. 液晶模块显示字符串的VHDL源程序,了解液晶模块显示字符串的原理,了解如何使用FPGA对液晶模块进行显示。-VHDL Sorce Program of Using Liquid Crystal Module Demonstrates The String of Character
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:693byte
    • 提供者:杨波
  1. VHDL2

    0下载:
  2. 一个关于VHDL的moore状态机的程序,让你了解状态机的运行方法。-One on the moore state machine VHDL procedures so that you understand the operation of the state machine approach.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:693byte
    • 提供者:wyb
  1. DC_Removal

    0下载:
  2. DC removal vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:693byte
    • 提供者:cyberia
  1. ROM_controller

    0下载:
  2. rom controller source code verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:693byte
    • 提供者:seoul
  1. BCD-youxianbianma

    0下载:
  2. 优先编码器,通过VHDL语言实现BCD优先编码的功能-Priority encoder BCD priority encoder function through VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:693byte
    • 提供者:victor
  1. cadideng2.v

    0下载:
  2. 循环左右移动,可控8位彩灯控制器,可根据时钟信号进行自动响应-Circulation and move around, controllable 8 lantern controller, according to the clock signal automatic response
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:693byte
    • 提供者:Wymon Zhang
  1. full_adder

    0下载:
  2. 全加法器,全加器描述,由两个半加器连接而成-full adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:692byte
    • 提供者:liuchuan
  1. reset_syn

    0下载:
  2. 复位信号的处理,实现“异步清零,同步释放”的功能。-Reset signal processing, " asynchronous clear, synchronous release" function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:692byte
    • 提供者:小白
  1. plano

    0下载:
  2. 电子琴,手动弹奏模块,可发低八度,中八度,和高八度-Flower, hand playing modules can be made low octave, the octave and octave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:692byte
    • 提供者:刘小辉
  1. test_verilog---Copie

    0下载:
  2. a verilog-ams code for a p-a verilog-ams code for a pll
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:692byte
    • 提供者:oussama
« 1 2 ... .06 .07 .08 .09 .10 4211.12 .13 .14 .15 .16 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭