CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 11 12 13 14 15 1617 18 19 20 21 ... 4323 »
  1. AD9910

    3下载:
  2. 基于AD9910的Verilog程序,实现QPSK调制,只要再加少量代码就可实现8PSK调制-Based on Verilog AD9910 procedure, realization of QPSK modulation, just add a small amount of code can achieve 8PSK modulation
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-07
    • 文件大小:5.43kb
    • 提供者:
  1. YCbCr444_YCbCr422

    3下载:
  2. FPGA YCbCr444转YCbCr422实验 很好的参考-FPGA EP4CE40F23C6 YCbCr444 turn YCbCr422 experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:594.63kb
    • 提供者:lrihuan
  1. pro_1588

    3下载:
  2. 基于verilog的1588V2协议的fpga实现,目前项目通用代码,供大家参考-Based on verilog 1588 v2 fpga implementation of the agreement, the project general code, for your reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:112.77kb
    • 提供者:小刚
  1. MAX10-on-chip-flash-controller

    3下载:
  2. Altera MAX10 FPGA on-chip flash控制器代码,虽然由QII生成,但可以从中学习到很多硬件描述语言的设计方法,希望能够帮助那些正在学习VHDL语言设计的人。-Altera MAX10 FPGA on-chip flash controller code, although generated by QII, but you can learn a lot of hardware descr iption language design methods, hoping t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:11.53kb
    • 提供者:zhang
  1. mspi

    3下载:
  2. 通过SPI接口给一段位宽16位长度为8的配置寄存器进行赋值。这些配置寄存器均要求可读可写。并编写激励进行测试,先写后读,验证功能正确性。SPI接口电路的具体要求如下: (1)输入信号为全局复位信号reset,片选信号cs,串行输入时钟信号sclk,串行数据输入信号sdi和串行数据输出信号sdo。 (2)每个传输周期进行一次16位的数据传输。每个传输周期内共传输24比特的数据,其中最开始的两个比特为10时表示读操作,最开始的两个比特为11时表示写操作,接着6个比特表示地址信息,再接下来
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.32kb
    • 提供者:粥米
  1. float_add_module

    3下载:
  2. verilog编写的32位浮点数加法器。Start_Sig 和Done_Sig 是控制信号,作为启动和反馈完成,A 和B 是32 位宽的操作数输入信号,Result 则是32 位宽的输出结果。-32bits float add module use Verilog HDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:刘磊
  1. aes3_rev1.0

    3下载:
  2. AES3在altera FPGA上开发的参考案例-AES3 Reference Design v1.0 The AES3/EBU reference design provides both a transmitter and a receiver. The receiver extracts the data and the clock an incoming AES3/EBU stream and stores the parallel audio data and
  3. 所属分类:VHDL编程

    • 发布日期:2017-02-21
    • 文件大小:4.45mb
    • 提供者:刘星
  1. mt9v034

    3下载:
  2. MT9v034芯片的控制程序,请放心下载, 请放心下载-MT9v034 chip control procedures,Please feel free to download,Please feel free to download,Please feel free to download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:51.66kb
    • 提供者:李峰
  1. UART_BACK_kc705

    3下载:
  2. xilinx的KC705串口收发程序,已上板验证过-UART program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.46mb
    • 提供者:raohao
  1. AWGN_VerilogDesign-master

    3下载:
  2. 加性高斯白噪声生成的VERILOG实现,包含所有的testbench文件。可直接使用-Additive white gaussian noise generated VERILOG realized, including all testbench files. Can be used directly
  3. 所属分类:VHDL-FPGA-Verilog

  1. axi_jesd204b

    3下载:
  2. ADI JESD204接口的ADC与Xilinx FPGA接口IP,包含Verilog和VHDL源代码,AXI总线接口,ADC串行控制接口-ADI IP for interfacing JESD204 ADC to Xilinx FPGA, include Verilog/VHDL source code, AXI interface and serial config interface
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-24
    • 文件大小:76.1kb
    • 提供者:Eddie
  1. DS1302

    3下载:
  2. 基于板载DS1302的电子时钟设计 AX301开发板上配置了一片实时时钟(RTC)芯片,型号DS1302。学习和掌握DS1302的基本原理,并完成电子时钟的设计。 要求:(1)用数码管显示时,分,秒; (2)有时间预置功能;-Design of Electronic Clock Based on Onboard DS1302 AX301 development board is equipped with a real-time clock (RTC) chip, model
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.51mb
    • 提供者:韩大马
« 1 2 ... 11 12 13 14 15 1617 18 19 20 21 ... 4323 »
搜珍网 www.dssz.com