资源列表
electronic-clock
- Verliog HDL数字系统设计项目，电子钟。该电子钟可以实现时钟、日期、闹钟、秒表功能。-Verliog HDL digital system design projects, electronic clock. The clock can clock, date, alarm clock, stopwatch function.
xapp250
- xilinx 关于时钟数据恢复中的源代码-xilinx on the clock and data recovery in the source code
icache
- ARM9指令Cache缓存模块的Verilog代码-cache verilog for ARM
UART_FIFO
- Verilog 语言描述，基于FIFO设计的UART。Quartus 10中编译通过-Verilog language descr iption, based on the design of the UART FIFO
RC
- 使用multisim仿真程序编写的RC消除噪声电路的仿真图-Multisim simulation program written using the RC circuit simulation to eliminate the noise figure
FPGA-drive-12864
- FPGA驱动12864液晶,一般可以显示我们想显示的，只要相应的适当修改。-The FPGA drive, can generally 12864 LCD display we want to show, as long as the corresponding appropriate modification.
LCD12864
- 基于 NIOS II的LCD12864 IP核设计，有了这个可以直接使用LCD12864-NIOS II of LCD12864 IP-based core design, with this can be used directly LCD12864
digital-clock
- 数字钟是计时仪器，它的功能大家都很熟悉。本实验对设计的电子钟要求为： 1．能够对s(秒)、min(分)和h(小时)进行计时，每日按24h计时制； 2．min和h位能够调整； 3．设计要求使用自顶向下的设计方法。 数字钟的功能实际上是对s信号计数。实验板上可提供2Hz的时钟，二分频后可产生s时钟。数字钟结构上可分为两个部分c计数器和显示器。计数器又可分为s计数器、min计数器和h计数器。s计数器和min计数器由6进制和10进制计数器构成，小时计数器较复杂，需要设计一个24(或12)
ehci-r10
- EHCI 标准协议 用于usb3.0软硬件开发-EHCI hardware and software development standard protocol for usb3.0
fir-and-iir
- FPGA关于数字滤波器设计,FIR的FPGA实现及其Quartus与MATLAB仿真-FPGA on the digital filter design, FIR s Quartus FPGA Implementation and Simulation with MATLAB
ahb_master1
- AHB master 关于ahb总线协议中的master的encode -AHB master
risc8
- 基于verilog的8位risc-cpu源码，modelsim仿真-Verilog-based 8-bit risc-cpu source, modelsim simulation