CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .14 .15 .16 .17 .18 219.20 .21 .22 .23 .24 ... 4323 »
  1. shaomiaoqudong

    0下载:
  2. 完成扫描显示驱动电路的设计,实现在8 个数码管上轮流显示字符0-F 的功能。 -Complete the scan driver circuit design, implementation turns eight digital tube display characters 0-F.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:873byte
    • 提供者:刘红喜
  1. random

    0下载:
  2. 伪随机序列应用设计,应用与产生伪随机序列,FPGA实现-Pseudo-random sequence application design, application and generate a pseudo-random sequence, FPGA realization
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:873byte
    • 提供者:吴敏
  1. ADC

    0下载:
  2. VHDL spurce code for the main configuration of an ADC converter already wornking
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:873byte
    • 提供者:jsoe
  1. 2-10

    0下载:
  2. verilog写的2进制转换10机制代码-source for 2~10 with verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:874byte
    • 提供者:张三山
  1. baudTest_TB

    0下载:
  2. baud testbenchfor sync and assync serial communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:874byte
    • 提供者:Militã o
  1. segment

    0下载:
  2. 数码管显示,以7位二进制码对十六进制数进行编码转换-Digital tube display, with 7 bit binary code to sixteen hexadecimal encoding conversion
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:874byte
    • 提供者:张恒
  1. rxstat_widen

    0下载:
  2. takes a double-data-rate PCIe PHY interface and expands it to a double-wide single data rate interface for easier debugging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:874byte
    • 提供者:mixdown
  1. test12

    0下载:
  2. 自己用VerilogHDL语言编写的时钟程序,包括时钟进位计数模块,数码管显示模块和闹钟模块。在cpld芯片上经测试有效(开发环境没找到VerilogHDL,就选了VHDL,其实他们不一样的……)-Clock with Verilog HDL language written procedures, including clock binary counter module, digital display and alarm modules. The CPLD chip has been te
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:874byte
    • 提供者:潘昕
  1. div

    0下载:
  2. 简单的定时器程序,可以在很多地方用到,同时不会有逻辑错误。-Simple timer program that can be used in many places, but there will be no logic errors.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:874byte
    • 提供者:张雯雯
  1. ps2_vhdl

    0下载:
  2. 利用vhdl实现FPGA芯片从PS2键盘读出数据(0-F) 并在数码管上显示 -use FPGA chip from the PS2 keyboard sensed data (0-F) and displayed on a digital control
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:875byte
    • 提供者:刘音
  1. led

    0下载:
  2. 在EPM570开发板上实现LED控制的程序-EPM570 achieve in the development of on-board LED control procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:875byte
    • 提供者:秦建
  1. tlv5636

    0下载:
  2. 音频DA tlv5636的接口程序 经过硬件测试的成功 学习状态机对器件编程的经典-DA tlv5636 audio through the interface program to test the success of hardware 。state machine to study the classic programming device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:875byte
    • 提供者:cjy
« 1 2 ... .14 .15 .16 .17 .18 219.20 .21 .22 .23 .24 ... 4323 »
搜珍网 www.dssz.com