资源列表
chronograph
- VHDL记秒的一个小程序（测试通过，en为使能端高电平有效）
coreFFT_AR_3_0
- FFT算法VHDL生成器（Actel公司提供)
Dual_port_RAM
- Verilog语言实现的算端口模块（Dual_port_ram)
XilinxFpgaDesignAndTest
- Xilinx fpga 设计培训中文教程,比较好的学习FPGA入门的教程
baseband_mod
- baseband基带调制编码，还有vhdl硬件实现，matlab仿真
baseband_demod
- baseband解调，vhdl硬件实现，matlab仿真
Nios
- nois 2cpu 硬件实现编程，在fgja上实现软核
DPSK
- dpsk调制编码 vhdl硬件实现，和nios结合，实现软件无线
clock
- vhdl写的电子钟例程，包括多个文件，者的参考。内容简练。作为教学用的。
5bit-adder-subtracter
- 5 bits 的加法器與減法器合併電路之原始程式製作
source
- 王金明编写的《Verilog HDL程序设计教程》书中的例子原码，适合于初学者。
mancheester_v
- 用Verilog HDL实现的曼彻斯特编码器和解码器。