资源列表
led_vhdl
- LCD点阵阵控制,可输出不同的图形和位置.可随意调整显示格式.
ethernet_vhdl
- 千兆以太网控制器.可以调整FIFO,和传输速率,在码流层进行控制.
usart_verilog
- 通用串行异步收发器8251的Verilog HDL源代码.doc
hdlc
- HDLC通信模块发送接收模块VHDL源码
seg47
- 一个数码管显示的测试程序，内含加法器、减法器，4-7译码器，计数器等。
eda
- 来自某名牌大学电子实验室的eda指导教程，主要介绍了maxplus2，适合初学者
EDAguide
- 详尽的eda实验指导书，介绍vhdl在实验板上的应用，适合初学者
fpganios2
- 高级fpga编程，采用nios2软核，适合指导高级用户
VGA
- 用1K30DE FPGA写的程序，希望对初学者有帮助
djdcf
- 在3D图像处理等对运算要求高的领域，高效除法器已成为处理器内必不可少的部件。在分析除法器设计的泰勒级数展开算法基础上，提出了一种新的除法器设计算法。在满足同样精度的情况下，所实现的三级流水线的除法器，与基于泰勒级数展开算法的除法器相比，面积更小，速度更快。
verilogdesign
- 经典的VHDL资料，北航著名教授的讲稿。
SSMS
- 汇编实习作业汇编语言实现的学生信息管理系统