CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .53 .54 .55 .56 .57 158.59 .60 .61 .62 .63 ... 4323 »
  1. sp6_BoardTest

    0下载:
  2. 针对xilinx spartan6芯片做的测试板测试用例-xilinx FPGA product SPARTAN6 test example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.14mb
    • 提供者:刘用
  1. sopc_uart_rt

    1下载:
  2. sopc的一个应用例程:应用uart部件搭建的一个sopc系统,调试成功了。包含所有源代码-An application of routine sopc: Application uart component erected a sopc system, commissioning a success. Contains all the source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:10.14mb
    • 提供者:王乐
  1. Codes-and-Reports

    0下载:
  2. Verilog Source code for arbitrary waveform generator- simple DDS algorithm codes run on Xilinx Spartan-3E fpga to show output on dac pin. Please see the included report. its really simple to implement. all source code is given.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.14mb
    • 提供者:imranity
  1. Timing-Analysis

    0下载:
  2. 关于VHDL/VERILOG进行EDA设计时序分析时需要注意的一些需要注意的问题及处理策略,保证相当实用,请需要的人参考-VHDL/VERILOG the EDA design timing analysis need to pay attention to some issues that need attention and treatment strategies, guaranteed to be quite practical, please need Reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:10.13mb
    • 提供者:张炽
  1. LectureNote

    1下载:
  2. 高级Xilinx FPGA ISE设计教程,详细讲解优化Xilinx设计结构改善时序,减少implementation时间,减少调试时间,片上验证以及调试等FPGA设计深入环节,是深入理解FPGA设计的不可多得的好书。-Advanced Xilinx FPGA ISE design tutorial, explain in detail the structure of the Xilinx design optimization to improve timing, reduce implem
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-28
    • 文件大小:10.12mb
    • 提供者:wang
  1. FPGA-Advanced-Application

    0下载:
  2. 一本关于FPGA开发的书籍,是FPGA高级应用的经典著作。其中详细地讲述了整个开发流程,整本书以于xilinx作为硬件平台-A book on the FPGA development, advanced applications of the FPGA classic. Which describes in detail the whole development process, the entire book as the hardware platform in xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:10.12mb
    • 提供者:hitmic
  1. SOPC_NIOS_TEST

    0下载:
  2. ALTER+NIOS II+SOPC_Builder+NIOS II IDE例程(VHDL)-ALTER+ NIOS II+ SOPC_Builder+ NIOS II IDE routines (VHDL)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.12mb
    • 提供者:cmlin
  1. SystemVerilogAssertions

    0下载:
  2. Srikanth Vijayaraghavan - A Practical Guide for SystemVerilog Assertions-Srikanth Vijayaraghavan- A Practical Guide for SystemVerilog Assertions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:10.12mb
    • 提供者:skif-as
  1. pipeline_light

    0下载:
  2. (1)实验1:流水灯实验,完整的设计工程文件在pipeline_light文件夹下-(1) Experiment 1: light water experiments, complete design engineering files in pipeline_light file folder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:10.11mb
    • 提供者:boyzone
  1. Tetris_final

    0下载:
  2. FPGA俄罗斯方块。 -采用VHDL编写,该游戏支持PS2键盘输入,VGA视频输出,游戏可以选择不同难度,同时可以记录显示游戏得分。-FPGA Tetris. - Use of VHDL, the game supports PS2 keyboard input, VGA video output, the game can choose different difficulty, while records show game scores.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.11mb
    • 提供者:
  1. VerilogHDLREV1.1

    0下载:
  2. verilog入门级书籍:帮助更好的理解verilog语言及操控quartus2软件:verilog那些事,来自黑金开发板原文资料-Verilog entry-level books: help better understand verilog language and control quartus2 software: verilog those things, gold development board from the original material
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.1mb
    • 提供者:Elaine
  1. VerilogHDLREV1.0

    0下载:
  2. verilog hdl那些事儿 REV1.0-verilog hdl REV1.0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:10.1mb
    • 提供者:Johnson.Zhang
« 1 2 ... .53 .54 .55 .56 .57 158.59 .60 .61 .62 .63 ... 4323 »
搜珍网 www.dssz.com