CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .76 .77 .78 .79 .80 281.82 .83 .84 .85 .86 ... 4323 »
  1. 232control429

    0下载:
  2. 通过串口发送不同的帧命令控制FPGA分别发送和接收429信号。-Send and receive 429 signals through the serial port to send different frame command control FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.68mb
    • 提供者:毛云峰
  1. jisuanqishijianxianshi

    0下载:
  2. 基于FPGA编写一个时间显示,计数功能,年月显示的程序,-FPGA-based preparation of a time display, counting, years show program,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.68mb
    • 提供者:王梁
  1. prj_ex_5

    0下载:
  2. 自动化仿真平台的搭建使用代码,经过具体的仿真和优化,发现代码完全可用(The automated simulation platform is built using code, and after specific simulation and optimization, it is found that the code is fully available)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:5.67mb
    • 提供者:宇宇00
  1. DDS

    0下载:
  2. 基于fpga的DDS详细设计方案 verilog语言 正弦计算器则对该相位值计算数字化正弦波幅度(芯片一般通过查表得到)。DDS芯片输出的一般是数字化的正弦波,因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。-Direct Digital Synthesizer base on fpga use verilog Sine calculator to calculate the value of the digital phase sine wave amplitu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.67mb
    • 提供者:网窝囊
  1. vga

    0下载:
  2. 关于vga接口的程序 仿真成功 可供学习使用(VGA interface on the program, simulation success, for learning to use)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:5.67mb
    • 提供者:AYEA
  1. 辅导资料-HUST_HDL_Verilog课件

    0下载:
  2. 关于FPGA技术的相关说明,硬件描述语言与数字系统设计(Relevant instructions on FPGA Technology)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:5.67mb
    • 提供者:chuckhang
  1. BPSK

    0下载:
  2. 在quartues ii环境下编译的M序列码的BPSK调制-BPSK modulation compiler environment under quartues ii M-sequence code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.67mb
    • 提供者:lhd
  1. ROM

    0下载:
  2. FPGArom的IP核使用及仿真,Verilog语言,非常详细-IP core and use of simulation FPGArom, Verilog language, very detailed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.67mb
    • 提供者:杨福廷
  1. rk

    0下载:
  2. this code is Universal Asynchronous Transreciver this project is IEEE 2008 standard this project is done by my personal and i had verilog code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.67mb
    • 提供者:chandu
  1. parallel_to_serial_conversion

    0下载:
  2. 熟悉FPGA串并转换思想,并行数据转换为串行数据输出,通过modelsim验证-Familiar FPGA string and convert ideas, parallel data into serial data output via modelsim verification
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.66mb
    • 提供者:
  1. CORDIC_IP

    0下载:
  2. 基于CORDIC实现正弦信号的仿真实验,通过使用自带的IP核CORDIC可实现正弦信号的产生。-Based on CORDIC achieve sinusoidal signal simulation by using built-in IP core CORDIC can achieve sinusoidal signal.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.66mb
    • 提供者:康二栋
  1. Mario

    0下载:
  2. 基于fpga 的小游戏,用键盘控制的,实际可以运行-FPGA-based game control with the keyboard, can actually run
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:5.66mb
    • 提供者:郭稳
« 1 2 ... .76 .77 .78 .79 .80 281.82 .83 .84 .85 .86 ... 4323 »
搜珍网 www.dssz.com