资源列表
RF-CWK-2011-12-plan
- rf and microwave design using ads
PL0Compiler-C
- PL/0编译器C++/C版本 1. 测试文件必须是以testin.pl0命名的文件。 2. 成功运行测试程序后，会生成testout.txt的文件，里面包括代码、指令和运行结果。 3、First.cpp--只包含词法语法分析，Error.cpp--加入了出错处理，All.cpp--包含代码生成和解释程序，是完整编译器。-请键入文字或网站地址，或者上传文档。 取消 PL/0 biānyì qì C++/C bǎnběn 1. Cèshì wénjiàn bìxū shì yǐ
38yimaqi
- en为1时开始译码，en为0时不动作，完成38译码-En to 1 decoding, en 0 means that the translator is not action.Complete 3 to 8 decoding
turbo
- 用来实现TD-SCDMA系统中turbo码的编译和其它附属功能-Used to implement TD-SCDMA system to compile turbo codes and other ancillary functions
pl0
- 编译课设PL0文法VC++环境，只包含代码，不含文档-Let PL0 compiler grammar lesson
Assignment-5
- grpah adjacency matrix
dlx_verilog.rar
- 这是我个人写的DLX处理器流水线的Verilog代码，在ModelSim中仿真通过，并且在ISE中能综合！即可以下载到FPGA中运行指令，指令可以根据需要定义，也可和相应的编译器配合使用，这里给学习流水线和Verilog的朋友共享。,This is my personal wrote DLX pipeline processor Verilog code, adopted in the ModelSim simulation and can be integrated in the ISE! T
c_base
- pl0源代码 pl0源代码 pl0源代码 pl0源代码-pl0
keyboard
- program to interface keyboard with atmega8
Parser
- 基于tiny修改而成的c-minus语言的语法分析器（包括了词法分析）-Based tiny modifications made parser c-minus languages (including lexical analysis)
avr-adc
- Adc initialisation in avr atmega uc
DCmotordrive
- 电机驱动代码 电机驱动代码 -DC motor driveDC motor driveDC motor driveDC motor drive