CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:Verilog

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [PDF]
  • 上传时间：
    2012-11-16
  • 文件大小：
    13.38mb
  • 已下载：
    0次
  • 提 供 者：
    李****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

比较详细的verilog课件和教程，包括清华的北大的 比较实用-More detailed verilog courseware and tutorials, including Tsinghua University Beijing University of more practical
相关搜索： Verilog veril

(系统自动生成,下载前可以参看下载内容)

下载文件列表

Verilog/Verilog 教程/示例.ppt
Verilog/Verilog 教程/语法.ppt
Verilog/Verilog 教程/语法2.ppt
Verilog/Verilog 教程/语法入门.ppt
Verilog/Verilog 教程/语法进阶.ppt
Verilog/verilog.pdf
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-2-1/HelloVlog.v
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-3-1/FullAdd.v
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-3-1/transcript
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-3-2/FullAdd.v
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-3-3/CRC10.v
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/cnt.prd
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/cnt.prj
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/cnt1.edf
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/cnt1.fse
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/cnt1.srm
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/cnt1.srr
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/cnt1.srs
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/cnt1.tlg
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/cnt2.edf
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/cnt2.fse
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/cnt2.srm
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/cnt2.srr
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/cnt2.srs
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/cnt2.tlg
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/cnt3.edf
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/cnt3.fse
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/cnt3.srm
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/cnt3.srr
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/cnt3.srs
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/cnt3.tlg
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/syntmp/cnt1.plg
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/syntmp/cnt2.msg
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/syntmp/cnt2.plg
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/syntmp/cnt3.msg
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/rev_1/syntmp/cnt3.plg
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/source/cnt1.v
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/source/cnt2.v
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/source/cnt3.v
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/source/syntmp.msg
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-1/示例说明.doc
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/bibus.prd
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/bibus.prj
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/bibus.v
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/decode.v
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/rev_1/bibus.fse
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/rev_1/bibus.srd
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/rev_1/bibus.srm
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/rev_1/bibus.srr
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/rev_1/bibus.srs
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/rev_1/bibus.sxr
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/rev_1/bibus.tcl
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/rev_1/bibus.tlg
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/rev_1/bibus.vqm
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/rev_1/bibus.xrf
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/rev_1/bibus_cons.tcl
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/rev_1/bibus_rm.tcl
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/rev_1/rpt_bibus.areasrr
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/rev_1/rpt_bibus_areasrr.htm
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/rev_1/syntmp/bibus.msg
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/rev_1/syntmp/bibus.plg
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/rev_1/syntmp/bibus_cons_ui.tcl
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/rev_1/verif/bibus.vif
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/bibus/syntmp.msg
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/complex_bibus/complex_bibus.prd
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/complex_bibus/complex_bibus.prj
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/complex_bibus/complex_bibus.v
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/complex_bibus/complex_bibus2.v
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/complex_bibus/counter.v
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/complex_bibus/decode.v
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/complex_bibus/rev_1/AutoConstraint_complex_bibus.sdc
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10/complex_bibus/rev_1/complex_bibus.fse
Verilog/《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-4-10

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com