文件名称:Lab10_shift_register_4b
-
所属分类:
- 标签属性:
- 上传时间:2012-11-16
-
文件大小:1.25kb
-
已下载:1次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
设计一个能够递增和递减的8位双向循环计数器.
(1)采用异步复位,复位后从第一个有效时钟的上跳沿开始计数;如果此时 dir=1 ,则递增计数,否则,
递减计数。
(2)输出 count 为 8 位;
(3)对电路进行全面仿真。
(4)设计模块名为:
counter8b_updown(count, clk, reset, dir)
测试平台的模块名为:
tb_counter8b_updown() -The design of an increment and decrement of eight two-way loop counter.
(1) asynchronous reset, the reset start counting from the last jump of the first valid clock edge If the dir = 1, then the counting up, otherwise,
Count down.
(2) the output count of 8
(3) conduct a comprehensive simulation of the circuit.
(4) The design module is called:
counter8b_updown (count, clk, reset, dir)
The test platform module named:
tb_counter8b_updown ()
(1)采用异步复位,复位后从第一个有效时钟的上跳沿开始计数;如果此时 dir=1 ,则递增计数,否则,
递减计数。
(2)输出 count 为 8 位;
(3)对电路进行全面仿真。
(4)设计模块名为:
counter8b_updown(count, clk, reset, dir)
测试平台的模块名为:
tb_counter8b_updown() -The design of an increment and decrement of eight two-way loop counter.
(1) asynchronous reset, the reset start counting from the last jump of the first valid clock edge If the dir = 1, then the counting up, otherwise,
Count down.
(2) the output count of 8
(3) conduct a comprehensive simulation of the circuit.
(4) The design module is called:
counter8b_updown (count, clk, reset, dir)
The test platform module named:
tb_counter8b_updown ()
(系统自动生成,下载前可以参看下载内容)
下载文件列表
seg_gen.v
shift_register_4b.v
tb_shift_register_4b.v
shift_register_4b.v
tb_shift_register_4b.v
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.