CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程

文件名称:design_4

  • 所属分类:
  • 标签属性:
  • 上传时间:
    2012-11-16
  • 文件大小:
    60.05kb
  • 已下载:
    0次
  • 提 供 者:
  • 相关连接:
  • 下载说明:
    别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容来自于网络,使用问题请自行百度

利用48M时钟信号定时得到事先设置好的延时,通过延时信号接到蜂鸣器发出提示声音。主持人,抢中,抢答时间到,答题时间到,四个信号分别触发计数延时,最后把得到的三个报警信号相与(因为系统设置为低电平有效),作为最后的报警信号。 每个触发延时计时,在触发信号无效(‘1’)时,将计数值归零,触发信号有效时(‘0’),开始记时钟个数,记到一定(根据需要事先设置好)个数,就得到延时时间(延时时间=时钟个数*时钟周期),时间延时报警信号无效,得到一定时间的报警信号。

-48M clock signal timing delay set well in advance through the the delay signal received buzzer beep sound. Moderator, looting, to answer in time, answer time, four signals trigger count delay, the last three alarm signal phase and (because the system is set to active low), as the last of the alarm signal . Each trigger delay time, when the trigger signal is invalid (' 1 ' ), the count value is zero, and when the trigger signal is effective (' 0' ), starts counting the number of clocks, credited to a certain pre-set (according to need) number, to obtain the delay time (delay time = the number of clocks* clock cycle), the time delay an alarm signal is invalid, and to obtain a certain time of the alarm signal.
(系统自动生成,下载前可以参看下载内容)

下载文件列表

4基于FPGA的报警器设计和仿真.docx

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台,只提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。更多...
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或换浏览器;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*快速评论: 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内  容:
*验 证 码:
搜珍网 www.dssz.com