- DDSFPGA_cylone dds设计
- VLISI VLSI parameters extraction
- pit_latest.tar Programmable Interval Timer: Overview Category :: Other Language :: Verilog Development status :: Beta WishBone Compliant :: Yes Phazes :: Design done
- software_72nios 这是Nios II 7.2 IDE中的工程模板
- NIOS_I2C_test nios 中I2C总线的使用
- conv_vhdl 用Verilog实现卷积码(2
文件名称:FIFO
介绍说明--下载内容来自于网络,使用问题请自行百度
一个异步的FIFO的VERILOG程序,有测试程序
(系统自动生成,下载前可以参看下载内容)
下载文件列表
FIFO设计程序/FIFO.doc
FIFO设计程序/fifo.v
FIFO设计程序/fifotb.v
FIFO设计程序
www.dssz.com.txt
FIFO设计程序/fifo.v
FIFO设计程序/fifotb.v
FIFO设计程序
www.dssz.com.txt
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.