- DDSFPGA_cylone dds设计
- VLISI VLSI parameters extraction
- MSK 用VERILOG编写的调制模块的程序代码 简单易懂
- pit_latest.tar Programmable Interval Timer: Overview Category :: Other Language :: Verilog Development status :: Beta WishBone Compliant :: Yes Phazes :: Design done
- NIOS_I2C_test nios 中I2C总线的使用
- conv_vhdl 用Verilog实现卷积码（2
文件名称:David_Harris
-
所属分类：
- 标签属性：
- 上传时间：2012-11-16
-
文件大小：523.88kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
CMOS VLSI Design 3e - David Harris & H E Weste solution-CMOS VLSI Design 3e- David Harris & H E Weste solution
相关搜索： cmos vlsi
David_Harris
cmos vlsi design weste p
VLSI
CMOS VLSI Design Weste
cmos vlsi design pd
harris
cmos vlsi design p
H-jtag
CMOS VLSI Desi
(系统自动生成,下载前可以参看下载内容)
下载文件列表
David Harris.pdf
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.