搜索资源列表
jishuqi
- 实现计数和分频，用于高精度频率计数器的设计，在一个模块内实现-frenquent cnt
cnt10
- 基于vhdl的十进制计数器的设计，有计数的功能，是最基础的vhdl模块- Decimal
mokekong
- 模可控计数器的设计，顶层文件，仿真文件，等等。-Mold controllable counter design, top-level document, simulation files, and so on.
jsqweb
- 站长计数器 2.0 功能： 1.计数器数字图片和文字两种机制共存。 2.页面显示计数和IP防刷新计数两种计数模式。 3.scr ipt脚本方式调用计数器代码。 4.共5种图片样式任您选择使用，并且可以方便地增加计数器图片样式。 5.稳定性、安全性、速度上表现都很优秀，功能齐全，代码集成程度高、完全公开，专业制作，完全免费。 6.适合网站设计人员在制作企业站时使用。-Stationmaster counter 2 function: 1 counter digital
solid-state-counter
- 用STM32F103R8芯片设计的掉电保护的固态计数器代码，用于X手持机。在Keil uVision3 环境下开发。代码中有详细说明。 -Power-down protection STM32F103R8 chip design solid counter code for X handset. In under Keil uVision3 environmental development. Code.
Photoelectric-counter-design
- 光电计数器的设计，通过multisim软件-The photoelectric counter design, through multisim software
EDA
- EDA交通灯程序.学习利用计数器和状态机设计十字路口交通灯控制器。设计一个简单十字路口交通灯控制器。该控制器控制甲乙两道的红、黄、绿三色灯，指挥交通和行人安全通行。-EDA traffic lights program. Learning to take advantage of the counter and state machine design crossroads traffic light controller. Design a simple crossroads traffic
counter
- 用VHDL设计一个带加减功能的同步计数器-VHDL design a synchronous counter with addition and subtraction functions
final
- 频率计设计的各个模块连接的总程序，即把分频器、控制器、计数器、闸门控制、锁存器、显示器都连接起来，测试频率范围为：10Hz～100MHz 第一档：闸门时间为1S时，最大读数为999.999KHz 第二档：闸门时间为0.1S时，最大读数为9999.99KHz 第三档：闸门时间为0.01S时，最大读数为99999.9KHz。 用六位BCD七段数码管显示读数。-The various modules connected to the total program, frequency
counter
- 设计一个十进制计数器模块，输入端口包括 reset、up_enable 和 clk，输出端口为 count 和 bcd，当 reset 有效时（低电平），bcd 和 count 输出清零，当 up_enable 有效时（高电 平），计数模块开始计数（clk 脉冲数），bcd 为计数输出，当计数为 9 时，count 输出一 个脉冲（一个 clk周期的高电平，时间上与“bcd=9”时对齐）-Design of a decimal counter module, input port,
clock
- Verilog 编写的60进制的计数器，可以用来设计数字钟、频率计等-count_60 for digital clock using Verilog
Eight-cpu-design
- 单元电路的设计和元器件的选择 运算部件的设计 寄存器组的设计 指令寄存器的设计 程序计数器电路的设计 地址寄存器电路的设计 数据寄存器的设计 时序系统的设计 程序存储器的设计 输出寄存器的设计 微指令译码器的设计 微程序控制电路的设计 系统电路总图及原理 -Microinstruction translation of the design of the output re
isen
- 基于FPGA设计工具Xilinx ISE 编写的程序代码 包含有计数器，状态转移码，交通灯，时序约束等程序-Program code written based on FPGA design tools Xilinx ISE includes procedures such as counters, state transition code, traffic lights, timing constraints
cfm_count
- 程序可以完成以下功能： （1）本程序以stc12c5410ad为控制器而设计 （2）本程序可以完成计数功能，最大值为9999。 （3）计数接口采用stc12c5410ad的第13个引脚，即P2.5。 （4）P2.5平时为高电平，当P2.5变为低电平，且低电平时间超过907us时，则计数器加1。 （5）本程序具有计时功能，当单片机上电复位之后开始计时，时间以秒的形式显示出来。 计时最大值为9999s。 （6）四个数码管显示计数值，当按下KEY3键时，显示时间，即单片机
Serial-20MHz-8LED
- 设计的计数器能够实现8位数码管的技术频率显示，并且还可以通过串口向计算机高速传输频率数据，方便实时观测和后期数据处理-Counter design can achieve 8-bit digital frequency display, and also through the serial port to the computer high-speed transmission frequency data to facilitate real-time observation and pos
sine
- 正弦信号发生器的设计,正弦信号发生器的结构由3 部分组成。数据计数器或地址发生器、数据ROM 和D/A。性能良好的正弦信号发生器的设计要求此3 部分具有高速性能，且数据ROM 在高速条件下，占用最少的逻辑资源，设计流程最便捷，波形数据获最方便。下图是此信号发生器结构图，顶层文件SINGT.VHD 在FPGA 中实现，包含2 个部分：ROM 的地址信号发生器，由5 位计数器担任，和正弦数据ROM，拒此，ROM由LPM_ROM模块构成能达到最优设计，LPM_ROM底层是FPGA中的EAB或ESB等。
MCU
- AT89C52单片机整体介绍，包含指令系统，汇编语言程序设计，中断，定时器计数器，串并扩展和人机交互-AT89C52 microcontroller overall, including instruction, assembly language programming, interrupt, timer counter, serial-to-parallel extension and human-computer interaction
frequency_cnt
- 频率计数器的设计，精确度不是很好，但是还是实现了功能。-failed to translate
clock
- 在实验箱上设计并实现一个带闹钟的日历钟，要求至少用到端口功能、按键中断功能、外部中断功能、LCD功能、8位定时器/事件计数器5的定时功能、实时计数器的日历和时钟功能。-Experimental tank design and a calendar with alarm clock, requires at least use the port function key interrupt function, the external interrupt function, LCD functi
PWM-design-Based-on-FPGA
- 本设计是基于FPGA控制的PWM信号输出系统，以EP3C5E144C8芯片为核心，通过参考信号和输入信号在计数器中的比较来实现占空比、频率可调的脉冲宽度调制信号-The design is FPGA-based control of the PWM signal output system, to EP3C5E144C8 chip as the core, to achieve adjustable duty cycle, frequency, pulse width modulation si