搜索资源列表
CNT8
- 八进制计数器 用vhdl程序设计 比较全 大家可以参考-Counter 8
cnt24
- 24进制计数器,实现了电子时钟小时位的24进制计数-24 hex counter
bcd60counter
- 同步的60进制计数器 均用四位二进制表示-60 synchronous binary counter with four binary
counter_12
- 12进制计数器工程,用xilinx ISE设计,供初学者学习-12 hex counter project using xilinx the ISE design for beginners to learn
counter
- 用vhdl语言,在QuartusII下,时序逻辑电路设计(带置位的异步可逆(加1或减1)6进制计数器)-With vhdl language, in QuartusII under sequential logic circuit design (set asynchronous reversible (plus or minus) hexa counter)
count60
- 60进制计数器 可以在60个数内计数 并有开始停止功能-60 binary counter can count and 60 the number of start stop function
word
- 英文显示电路显示0到f 的十六进制计数器-English display circuit
COUNT60
- 60位进制计数器 可将程序下载后进行60进制表现 并应用于电子表运算-60 binary counter can download the program and after the performance of 60 binary operations used in electronic form
math
- 数字时钟,设计一个能显示日期、小时、分钟、秒的数字电子钟,并具有整点报时的功能。 由晶振电路产生1HZ标准的信号。分、秒为六十进制计数器,时为二十四进制计数器。 可手动校正时、分时间和日期值。-Digital clock, designed a show date, hours, minutes, seconds digital electronic clock and hourly chime function. 1HZ standard signal generated by th
cnt16
- 含同步置零异步预置数功能的16进制计数器的VHDL实现,程序尽量简化,无冗余-16 counter VHDL implementation
cntm60v
- 基于VHDL的60进制计数器代码,可以实现六十进制计数-60 binary counter based on the VHDL code can be achieved sexagesimal counting
miaobiao
- 秒表应用VHDL语言设计数字系统,很多设计工作可以在计算机上完成,从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。 秒表的逻辑结构较简单,它主要由十进制计数器、六进制计数器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲,除此之外,整个秒表还需有一个启动信号和一个清零信号,以便秒表能随意停止及启动。 秒表有共有6个输出显示,分别为百分之一秒、十分之一秒、秒、十秒、分、十分,所以共有6个计数器与之相对应,6个计数器的输出全都为B
6counter
- 六进制计数器,输入必需是二进制数.用555定时器来产生1HZ的信号脉冲,作为CP的输入信号-Hex counter, enter the required binary number. 1HZ signal pulse 555 timer to generate the input signal as the CP
protel
- protel 二十三进制计数器 电路原理图 仿真-protel the trinary 20 counter circuit schematic simulation
scr
- 60进制计数器同步置位30异步复位 modelsim仿真代码含激励 自己写的 可用 仅供参考入门-60 binary counter 30 the asynchronous reset modelsim simulation code containing motivate yourself to write synchronization set can be used for reference only entry
lkl
- 用门电路搭起来的13进制计数器,在7的时候有一个灯显示,初次提交,不对不处请指教-13 binary counter, gate ride up at 7 when a light display, the initial submission, please enlighten wrong not at
Counter10
- 在quartus 9.1软件上用verilog语言编写的10进制计数器程序-The Verilog language quartus 9.1 software 10 binary counter program
EDA-xiti
- 由12进制和60进制计数器组成的时钟电路。-12 229 and 60 binary counter clock circuit.
adder
- 通过Verlog编程,实现一个同步二十四进制计数器,要求有1个异步清零端、1个时钟脉冲输入 -By Verlog programming, to achieve a synchronous binary counter twenty-four, requires an asynchronous clear terminal, a clock pulse input
cnt4
- 4位2进制计数器,可以灵活组装成任意位数的2进制计数器-4 binary counter, can be flexibly assembled into arbitrary digit binary counter