搜索资源列表
very-good-ok-ref-ddr-sdram-verilog
- Sdr SDRAM控制器参考设计,很好的-Sdr SDRAM controller reference design, very good
Xil3SD1800A_MIG_simplifiedUI_vlog_v92
- verilog 实现的spartan 3A dsp start kit DDR2 SDRAM 控制器-verilog achieved spartan 3A dsp start kit DDR2 SDRAM controller
ddr_verilog_xilinx
- xilinx的ddr sdram控制器文档-xilinx of ddr sdram controller documentation
c_xapp260
- xilinx应用指南xapp260的中文翻译版本。利用 Xilinx FPGA 和存储器接口生成器简化存储器接口。本白皮书讨论各种存储器接口控制器设计所面临的挑战和 Xilinx 的解决方案，同时也说明如何使用 Xilinx软件工具和经过硬件验证的参考设计来为您自己的应用（从低成本的 DDR SDRAM 应用到像 667 Mb/sDDR2 SDRAM 这样的更高性能接口）设计完整的存储器接口解决方案。-The use of Xilinx FPGA and Memory Interface Gen
DDR_controller_verilog
- ddr的控制程序，用verilog实现的，非常的具体。-ddr
DDRcontroller
- 对DDR控制器的FPGA实现及其代码和参考注释-verilog source code written to read and write DDR
ml505_mig_design
- Xilinx开发板ML505的DDRII示例程序，使用Verilog，调用MIG，编译环境ISE11.1-Xilinx ML505 development board of DDRII sample program, using Verilog, called MIG, build environment ISE11.1
DDR_CTRL
- DDR Verilog 控制器，quartus 10.1工程。适用Altera Cyclone® III starter board-DDR control quatrus 10.1，Altera Cyclone® III starter board
ddr_model_c3
- DDR仿真模型，采用erilong语言，FPGA开发DDR控制器必备-DDR simulation module verilog
DDR-SRAM
- 自己汇总的一些Verilog HDL语言编写的，关于DDR_SDRAM的程序-Verilog HDL DDR_SDRAM
DDR-SDRAM
- ddr sdram 控制器的源代码，内有vhdl和verilog。-DDR SDRAM controller
DDR+SDRAM控制器verilog代码及中文说明文档
- DDR SDRAM控制器代码，不可多得的源代码。内附详细说明文档。
ddr-sdram
- It is complete document for DDR SD RAM program in verilog hdl
DDR-SDRAM-controller-verilog-code
- DDR SDRAM控制器verilog代码及中文说明文档-DDR SDRAM controller verilog code and documentation
ddr3_top
- xilinx DDR verilog 控制器-DDR verilog controller FOR XILINX
verilog-ddr-sdram
- 用verilog实现的ddr sdram控制器-ddr sdram by verilog hdl
DDR-SDRAMverilog
- DDRSDRAM Verilog以及中文解释-DDRSDRAM Verilog
DDR-SDRAM-Controller
- DDR SDRAM控制器verilog代码及中文说明文档-DDR SDRAM Controller Using Virtex-5 FPGA Devices
DDR_MO
- 使用verilog语言实现简单的DDR SDRAM控制器(Using Verilog language to achieve a simple DDR SDRAM controller)
PS2
- Nexys 4 DDR上的鼠标接受测试程序(The mouse acceptance test program on Nexys 4 DDR)