CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - verlog

搜索资源列表

  1. 10_ps2_keyboard_test

    0下载:
  2. ps2键盘输入测试程序,verlog代码实现-ps2 keyboard input test program, verlog code to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:3627
    • 提供者:李刚
  1. FPGA-VGA

    0下载:
  2. verlog 写的FPGA驱动VGA现实的一个简单小实例-a simple example of driven by the FPGA VGA reality verlog write
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2565772
    • 提供者:fangwei
  1. register

    0下载:
  2. 采用Verlog编写的仿8086通用寄存器。包含了AX,BX,CX,DX,BP,SI,DI,SP八个通用寄存器,并且前四个可通过W-B选择为高八位或低八位-With Verlog written in imitation of 8086 general-purpose registers. Contains the AX, BX, CX, DX, BP, SI, DI, SP eight general purpose registers, and the first four by the W
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:620071
    • 提供者:Blueve
  1. SPI_Send_DI

    0下载:
  2. 用Verlog语言实现的48位SPI数据发送,主频为2.5M(可在内部调解)-Use Verlog language to achieve the transmission of data with 48bits by SPI ,whose speed is 2.5M.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:742
    • 提供者:屈海宁
  1. verilog

    0下载:
  2. 用verlog语言来实现,有大量的历程。-To achieve verlog language, there are a lot of course.
  3. 所属分类:Other systems

    • 发布日期:2017-11-23
    • 文件大小:9875
    • 提供者:李青胜
  1. Wclock_digitar

    0下载:
  2. 用Verlog HDL编写的数字钟程序,包含时,分,秒秒,进位,解码,扫描显示等功能。,已通过测试。 -Digital clock program written Verlog HDL contains, minutes, seconds, seconds, binary decoding, scanning and other functions. , Has been tested.
  3. 所属分类:Windows Develop

    • 发布日期:2017-11-24
    • 文件大小:1036939
    • 提供者:干预
  1. crc16_8bit.v

    0下载:
  2. FPGA用于实现crc16编码的verlog源程序,用到的请下载。-FPGA is used to achieve the the crc16 the encoding of verlog source code used to download.
  3. 所属分类:MPI

    • 发布日期:2017-11-15
    • 文件大小:793
    • 提供者:寇飞强
  1. IR

    0下载:
  2. IR(红外感测器)的verlog程序,里面的某些数据需要因不同传感器而不同改,并内含IR资料-IR (infrared sensor) verlog program, some of the data inside because of different sensors and different change
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:81637
    • 提供者:lidenghui
  1. costas

    0下载:
  2. costas环的verlog代码,包含给个部件-costas loop verlog
  3. 所属分类:Other systems

    • 发布日期:2017-11-24
    • 文件大小:2287
    • 提供者:raoyong
  1. IPCores_iic_8051

    0下载:
  2. I2C_IP_Core, 使用VHDL 和VERLOG编写,并有文档说明-I2C IP Core, VHDL/Verilog
  3. 所属分类:Other systems

    • 发布日期:2017-11-27
    • 文件大小:1453371
    • 提供者:zhangyang
  1. fft_8

    0下载:
  2. 基于quartusiI的8位傅立叶变换。verlog程序加仿真。-Based quartusiI eight Fourier transform. verlog program plus simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:22291608
    • 提供者:一棵树
  1. Fiber_tx

    0下载:
  2. 关于曼彻斯特编码解码的verlog代码,供参考!-About the Manchester encoding decoding verlog code, for reference!
  3. 所属分类:Remote Control

    • 发布日期:
    • 文件大小:158623
    • 提供者:yaoyao
  1. DEMO_N

    0下载:
  2. FPGA NOISII程序,包含串口,FLASH,SPI等各种接口的程序,由原理图和VERLOG语言混合编写,非常适合初学者,开发环境为QUARTUS 9.0,芯片为EP2C208QC8N-The the FPGA NOISII program, including serial, FLASH, SPI, interface program, the schematic and VERLOG language prepared by mixing, ideal for beginners, de
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-26
    • 文件大小:16405504
    • 提供者:黄小波
  1. lab_3

    0下载:
  2. Verlog HDL实现m序列检测“1010”,如果有,则输出一个高电平-The m sequence detection, " 1010" Verlog HDL, if there is a high output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:973054
    • 提供者:张正宽
  1. lab_1

    0下载:
  2. verlog HDL 实现3比特加法器 附带测试与限定文件-verlog HDL 3-bit adder with a test and qualified file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:1917605
    • 提供者:张正宽
  1. work_verilog

    0下载:
  2. 这是用verlog编写的小程序,里面有流水灯,跑马灯,数码管的显示等程序。-This is a small program written using verlog, water lights, marquees, digital tube display program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:979105
    • 提供者:陈志伟
  1. naozhong

    0下载:
  2. 可以报警带秒表的电子闹钟,用verlog语言写的-Can alarm electronic alarm clock with stopwatch, using written language verlog
  3. 所属分类:Other systems

    • 发布日期:2017-11-20
    • 文件大小:1578628
    • 提供者:于春翎
  1. adder

    0下载:
  2. 通过Verlog编程,实现一个同步二十四进制计数器,要求有1个异步清零端、1个时钟脉冲输入 -By Verlog programming, to achieve a synchronous binary counter twenty-four, requires an asynchronous clear terminal, a clock pulse input
  3. 所属分类:MPI

    • 发布日期:2017-11-21
    • 文件大小:27872
    • 提供者:klas123
  1. FIR

    0下载:
  2. 使用Verilog语言编写的FIR滤波器,在Xilinx Spartan-6上运行通过,是很好的Verlog程序-Using Verilog language FIR filter, the Xilinx Spartan-6 run through, is a very good program Verlog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:7869
    • 提供者:于洋
  1. vga_640x460_spirte

    0下载:
  2. 使用Verilog语言编写的vga显示条纹的程序,可以在显示器上显示彩带,在Xilinx Spartan-6上运行通过,是很好的Verlog程序-Using Verilog language program vga display stripes, ribbons can be displayed on the monitor in the Xilinx Spartan-6 run through, is a very good program Verlog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:7095
    • 提供者:于洋
« 1 2 3 45 »
搜珍网 www.dssz.com