搜索资源列表
Avalon_uSequencer
- 用于控制Altera Avalon总线设备的一个微型的状态机，可以运行类似汇编语言的scr ipt，比Nios II CPU占用的资源少许多，可以生成明文的源代码-A tiny state machine used to control Altera Avalon bus devices. It can run scr ipt language similar to the assembly , occupied much less cells than the Nios II CPU res
FSM
- FPGA实现状态机功能 -FPGA realization of the state machine function
state
- 这是SDRAM控制器的主状态机，里面包括了SDRAM的初始化程序以及最主要的状态机。-failed to translate
qdkn_8051-iar_4.0.02
- 状态机 C 语言 rtos, 快速低内存,用於IAR 8051-This is State Machine C code for 8051 use in IAR 8051, fast and low ram use, try it?
StateMachine-based
- FPGA上的利用状态机实现的分频的verilog程序-verilog source code StateMachine-based for FPGA
testgray
- 有限状态机FSM编程设计及测试，代码合一了，以三位gray码为例，在modulesim5.7上测试通过。-Finite state machine FSM programming design and test, code-one, and with three gray code, for example, in the modulesim5.7 on the test.
formulation
- 用C++语言编写的一个关于运算式识别时候状态机的转化，可以识别变量的代码-C++, written in a language expression recognition on the state machine when the transformation of the code can identify a variable
miaobiao
- 用VERILOG实现秒表的开发设计，(1)熟悉按键扫描、按键防抖和数码管驱动接口电路原理；(2)掌握按键扫描、按键防抖和数码管驱动接口电路设计开发；(3)掌握状态机实际应用设计。-To achieve the development of a stopwatch with VERILOG Design, (1) be familiar with key scanning, image stabilization and digital control key driver interface c
more
- more状态机.有自起动,功能.出错自检,通过验证-more state
Verilog
- 交通灯状态机设计的完整Verilog代码-Verilog
vhdl
- vhdl 常见电路设计代码，组合逻辑，时序电路设计，状态机设计 -vhdl
Chapter11-13
- 第十一章到第十三章的代码 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个
conv_vhdl
- 用Verilog实现卷积码（2，1，2）的编码器，采用状态机来完成在modelsim下的仿真-Verilog implementation using convolution code (2,1,2) encoder, using a state machine to complete the modelsim simulation under the
WFStateMachines
- 简单的状态机应用，WFStateMachines.rar-WFStateMachines.rar
EDA
- 利用 VHDL 设计的许多实用逻辑系统中，有许多是可以利用有限状态机的设计方案来 描述和实现的。无论与基于VHDL 的其它设计方案相比，还是与可完成相似功能的CPU相 比，状态机都有其难以逾越的优越性，它主要表现在以下几方面： h由于状态机的结构模式相对简单，设计方案相对固定，特别是可以定义符号化枚举 类型的状态，这一切都为 VHDL 综合器尽可能发挥其强大的优化功能提供了有利条件。而 且，性能良好的综合器都具备许多可控或不可控的专门
i2c
- 基于FPGA的IIC控制程序，采用状态机来描述，解决了总线冲突问题。-FPGA-based IIC control procedures, using state machines to describe and solve the bus conflicts.
code
- 用dff方法实现二分频，行为描述实现二分频，二分频，投票代码，有限状态机-Dff method used to achieve two-way, behavioral descr iptions to achieve two-way, two-way, voting codes, finite state machine
div_res
- 这是一个用VERILOG实现的除法的指令，用状态机实现的，希望对大家有用-THIS IS A CODE FOR DIV OF VERILOG。ITS USEFUL...
SupportVectorMachine
- 支撑状态向量机matlab代码，用于文本分类等-Support state vector machine matlab code for text classification, etc.
VCsinglechipmicrocomnputercommunication
- 本监控系统完成微机与单片机之间的RS-232串行口通信，达到了工业应用中开发Windows工控软件的实际要求，可用于工厂自动化。具体有单片机组成的下位机可同时实时的控制多台步进电机的转速，检测机床刀架系统的工作位置，及时将刀架的运动状态反馈给上位机。-The monitoring system was completed between the PC and the microcontroller RS-232 serial port communications, to the develop