搜索资源列表
LFSR
- verilog实现的8阶伪随机序列发生器,文件包含了三种主要模块:控制模块,ROM模块,线性反馈移位寄存器(LFSR)模块。已经通过modelsim仿真验证。-verilog to achieve 8-order pseudo-random sequence generator, the file contains three main modules: control module, ROM modules, a linear feedback shift register (LFSR) mo
R
- 双向移位寄存器的原理设计程序,对于初学者将会有很大帮助,尤其在设计功能比较复杂的FPGA时,有些问题其实用这个就很简单-The principle of bi-directional shift register the design process, for beginners there will be a great help, especially in the design features of the FPGA more complex, there are some proble
100vhdl_example
- vhdl语言的100个例子 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 -VHDL language, VHDL language 100 examples of 100 cases of the first one cases of the control p
RL_SHIFT
- 带有同步预置的加载左右移位寄存器VHDL源代码-With synchronous preset load shift register about VHDL source code
UART_SUCCESS
- 实现FPGA和上位机的串口通信,里面由波特率发生器,移位寄存器,计数器,detecter,switch,switch_bus等功能块综合而成。-FPGA implementation and the host computer' s serial communication, which by the baud rate generator, shift register, counters, detecter, switch, switch_bus such as function bl
vhdl
- 通用寄存器,移位寄存器,简单状态机,直流电机控制器,-General registers, shift register, a simple state machine, DC motor controllers, etc.
shiftregister_32
- 长度为8的32bit串入并出移位寄存器,它的功能就是对32bit的并行信号作串行输入,并行输出处理-Length of 8 for 32bit serial in parallel out shift register
VHDL_100_1
- 第43例 四位移位寄存器 第44例 寄存/计数器 第45例 顺序过程调用 第46例 VHDL中generic缺省值的使用 第47例 无输入元件的模拟 第48例 测试激励向量的编写 第49例 delta延迟例释 第50例 惯性延迟分析 第51例 传输延迟驱动优先 第52例 多倍(次)分频器 第53例 三位计数器与测试平台 第54例 分秒计数显示器的行为描述6 第55例 地址计数器 第56例 指令预读计数器 第57例 加.c减.c乘指令的
LFSR
- LFSR模块,单个模块,实现移位寄存器,生成测试用pattern-LFSR
VHDL
- VHDL语言例程集锦,包括组合逻辑、计数器、移位寄存器、存储器等处理。-VHDL language routines Collection, including the combinational logic, counters, shift registers, memory and other processing.
gmsk_2
- 实现2M数据速率的GMSK调制,时钟频率20M,2分频后作为移位寄存器-2M data rate to achieve the GMSK modulation, the clock frequency of 20M, 2 minutes after a shift register frequency
register
- 用VHDL语言实现各种寄存器,包括简单移位寄存器,并行存取的移位寄存器,算术移位和逻辑移位寄存器-VHDL language using a variety of registers, including a simple shift register, parallel access shift registers, arithmetic and logic shift register shift
8-bitinput-output-shift
- 8位串行输入,串行输出移位寄存器 VHDL-8-bit serial input, serial output shift register VHDL
n_shift_reg
- N 位移位寄存器vhdl 代码,已经验证过,可以直接拿来用,包含有QUARTUS 文件和仿真文件
VHDL-test-code-8-bit-shift-register
- VHDL实验代码:8位移位寄存器,这是一个基于VHDL的8位寄存器,非常实用的一个小程序-VHDL test code: 8-bit shift register, which is a VHDL-based 8-bit registers, a very useful little program
vhdl-simple-100
- VHDL简单实用100例,一些简单的算法和代码,例如乘法器,移位寄存器等。都可以用-100 VHDL simple and practical
vhdl_code
- 用VHDL语言设计实现一个74LS138/8位移位寄存器译码器。-74LS138——code
shift-register-VHDL
- 移位寄存器的VHDL实现,可以用quaturs实现。-shift register based on VHDL
VHDL
- VHDL初级编程实例:动态扫描显示程序、分频器设计程序、8位移位寄存器、BCD计数器设计(任意进制)等等。-VHDL the primary programming examples: dynamic scanning display program, the divider design process, the 8-bit shift register, BCD counter design (any hex), and so on.
VHDL-book3
- D_flipflop:1位D触发器的设计 D_fllipflop_behav:4位D触发器的设计 reg1bit:1位寄存器设计 reg4bit:4位寄存器设计 shiftreg4:一般移位寄存器的设计 ring_shiftreg4:环型移位寄存器的设计 debounce4:消抖电路的设计 clock_pulse:时钟脉冲电路的设计 count3bit_gate:3位计数器的设计 count3bit_behav:3位计数器的设计 mo