CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 计数器 寄存器

搜索资源列表

  1. 进程和线程

    0下载:
  2. 看一下UNIX系统中的进程和Mach的任务和线程之间的关系。在UNIX系统中,一个进程包括一个可执行的程序和一系列的资源,例如文件描述符表和地址空间。在Mach中,一个任务仅包括一系列的资源;线程处理所有的可执行代码。一个Mach的任务可以有任意数目的线程和它相关,同时每个线程必须和某个任务相关。和某一个给定的任务相关的所有线程都共享任务的资源。这样,一个线程就是一个程序计数器、一个堆栈和一系列的寄存器。所有需要使用的数据结构都属于任务。一个UNIX系统中的进程在Mach中对应于一个任务和一个单
  3. 所属分类:进程与线程

    • 发布日期:2008-10-13
    • 文件大小:19.64kb
    • 提供者:朱善发
  1. codeofvhdl2006

    1下载:
  2. 【经典设计】VHDL源代码下载~~ 其中经典的设计有:【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有:【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部(缓冲)信号】、【编码转换】、【加法器】、【编码器/译码器】、【4位乘法器】、【只读存储器】、【RSFF触发器】、【DFF触发器】、【JKFF触发器】、【计数器】、【分频器】、【寄存器】、【状态机】
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:43.15kb
    • 提供者:senkong
  1. z2005122812256

    0下载:
  2. 8253的初始化程序举例: 例1:选择2号计数器,工作在3方式,计数初值为533H(2个字节),采用二进制计数。其初始化程序段为 MOV DX,307H ;命令口 MOV AL,10110110B ;2号计数器的初始化命 令字 OUT DX,AL ;写入命令寄存器 MOV DX,306H ;2号计数器数据口 MOV AX,533H ;计数初值 OUT DX,AL ;选送低字节到2号计数器 MOV AL,AH ;取高字节送AL OUT DX,AL
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:90.72kb
    • 提供者:周军梦
  1. VHDLexample49

    1下载:
  2. VHDL的49个例子,例子丰富,有计数器、状态机、寄存器、汉明纠错码编码器、游戏程序-VHDL 49 examples, examples of rich, counters, state machines, register, Hamming ECC encoder, Games, etc.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:43.46kb
    • 提供者:刘一
  1. ZZCPLD

    0下载:
  2. 本文详细介绍了制作电路板的方法及步骤. 实验板的功能 这个实验板可以做如下实验: 1.可以进行运算器(加、减、乘和除法)、比较器、译码器、编码器、选择器、分配器和一般组合电路的实验 2.可以进行触发器、寄存器、计数器和一般时序电路的实验 3.可以进行频率计电路、时钟电路、计时电路、交通灯等复杂数字系统的实验 4.加扩展板可以进行A/D、D/A、串行E2ROM和8031单片机等方面的实验 -This paper describes a circuit board pro
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:415.49kb
    • 提供者:cheng
  1. jk

    0下载:
  2. 寄存器所储存的数据的数据经由数据选择器进入,在进由译码电路将原来的BCD码转换成七段显示器的显示码,之后传送到七段显示器。请注意,四个七段显示器是轮流点亮而非一起点亮,其显示扫描的速度必须和数据选择器器同步,因此需要一个计数器来提供两者的扫描信号。事实上,显示器扫描信号和键盘扫描信号两者对扫描信号的速度要求相近,所以可以共享一组扫描信号。-stored in the register of data through the data selector entry, Progressive by
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:1.51kb
    • 提供者:谢斌
  1. X5045-1

    0下载:
  2. x5045有四种功能:分别是上电复位、看门狗定时器、电源电压监控和块锁保护串行eeprom的功能, 该程序通过改变控制寄存器的参数可以实现看门狗定时器监视电压和设置保护rom区,每次复位后 地址计数器都是该区的首地址(个人观点),即断点地址。 问题:其实对该芯片的应用还是很模糊-x5045 four functions : the reduction of electricity, watchdog timer, Supply voltage control and protecti
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:2.08kb
    • 提供者:吴新明
  1. Afixed-pointbasecomplementdivider

    0下载:
  2. 由寄存器,全加器,移位寄存器,计数器,触发器和门电路构成补码一位除法器,将开关设定的补码形式出现的除数,被除数存入相应寄存器中.能用单脉冲按步演示运算全过程.
  3. 所属分类:其它

    • 发布日期:2014-01-16
    • 文件大小:140.44kb
    • 提供者:JOE
  1. shijianpian

    0下载:
  2. 时间片轮转算法struct { int name //进程标识符 int status //进程状态 int ax,bx,cx,dx //进程现场信息,通用寄存器内容 int pc //进程现场信息,程序计数器内容 int psw //进程现场信息,程序状态字内容 int next //下一个进程控制块的位置 }pcbarea[n]
  3. 所属分类:操作系统开发

    • 发布日期:2008-10-13
    • 文件大小:1.55kb
    • 提供者:pzq
  1. verilog_shili

    0下载:
  2. 计数器 锁存器 12位寄存器 带load,clr等功能的寄存器 双向脚(clocked bidirectional pin) 一个简单的状态机 一个同步状态机 用状态机设计的交通灯控制器 数据接口 一个简单的UART 测试向量(Test Bench)举例: 加法器源程序 相应加法器的测试向量test bench)
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:11.17kb
    • 提供者:李进来
  1. 08_VHDL_simulation2

    0下载:
  2. 台湾人梁奕智写的VHDL编程学习的PPT讲义,里面包括内容有D触发器、寄存器、累加器、计数器、有限状态机等非常有用的内容。
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-20
    • 文件大小:673.62kb
    • 提供者:WeimuMa
  1. VHDL-XILINX-EXAMPLE26

    1下载:
  2. [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.52mb
    • 提供者:fuhao
  1. Virtual51

    1下载:
  2. 说明: Virtual51是一个动态可视化的MCS-51全功能模拟程序,可以让你在Virtual51上运行MCS-51程序就如同在硬体上一 样。提供8KB的程序空间,256字节的RAM,16KB的XRAM,2个16位的定时/计数器(T0 和 T1),一个实时时钟,一个 5X6的小键盘,一个128X64点阵的LCD,一个音频发生器,一个串口(未连接至电脑串口),一个打印口(连接至电脑 打印口),和5个有两个优先级的中断源。 Virtual51不可以载入大于8KB的5
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:580.99kb
    • 提供者:易周龙
  1. txunit1

    0下载:
  2. UART发送TX控制电路设计,以波特率产生器的EnableTX将数据DATAO以LOAD信号将其送入发送缓冲器Tbuff,并令寄存器内容已载有数据而非空出的标志tmpTBufE=0。当同步波特率信号来临时监视是否处于tmpTBufE=0(内有数据)以及tmpTRegE=1(没有数据)。即处于尚未启动发送态则将Tbuff缓冲寄存器 送入传输寄存器Treg内并令tmpTRegE=0(内又送入数据),但因Tbuff已转送入缓冲寄存器TregE内,为空故令tmpTBufE=1,此tmpTBufE代表缓冲
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.61kb
    • 提供者:袁迎迎
  1. CPU

    3下载:
  2. 使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG,一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式,采用Load/Store结构,ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算,并支持浮点数加、减、乘、除四种运算,支持与、或、异或、非4种逻辑运算,支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算,支持Load/Store操作,支持地址/立即
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:42.46kb
    • 提供者:haotianr
  1. VHDL_100_1

    1下载:
  2. 第43例 四位移位寄存器 第44例 寄存/计数器 第45例 顺序过程调用 第46例 VHDL中generic缺省值的使用 第47例 无输入元件的模拟 第48例 测试激励向量的编写 第49例 delta延迟例释 第50例 惯性延迟分析 第51例 传输延迟驱动优先 第52例 多倍(次)分频器 第53例 三位计数器与测试平台 第54例 分秒计数显示器的行为描述6 第55例 地址计数器 第56例 指令预读计数器 第57例 加.c减.c乘指令的
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-03-29
    • 文件大小:333.28kb
    • 提供者:zyw
  1. digital-frequency

    0下载:
  2. 数字频率计 采用Verilog语言编写,分为8个模块,分别是计数器,门控,分频,寄存器,多路选择,动态位选择,BCD译码模块-Digital frequency meter using Verilog language, divided into eight modules, namely, the counter, gated, frequency, register, multiplexer, Dynamic Choice, BCD decoding module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.21mb
    • 提供者:multidecoder
  1. timer

    0下载:
  2. 外设timer设计:16bit定时器、ETU计数器、具有3种可配置中断请求输出、内部寄存器的读写编程。-Peripheral timer design: 16bit timer, ETU counter, with 3 configurable interrupt request output, the internal register read and write programming.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:4.62kb
    • 提供者:gab
  1. MCU

    0下载:
  2. 包括与MCU双向通信,计数器,寄存器等,自己看,绝对能用 后级是H桥.电机是有刷直流电机来源ourdev-Including two-way communication with the MCU, counters, registers, etc., yourself, can be used after the class is absolutely H-bridge. Is a brushed DC motor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.06mb
    • 提供者:asfk
  1. shiftreg44

    0下载:
  2. 一个用来构成缓存原件的基础 计数器和移位寄存器(Base counter and shift register for a cache primitive)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:5kb
    • 提供者:aasdd
« 12 3 4 5 »
搜珍网 www.dssz.com