搜索资源列表
floating_point_numbers
- 剖析Intel IA32架构下C语言及CPU浮点数机制，一些代码演示~~请多多指教~-Intel IA32 architecture analysis of C language and CPU float mechanism, some code demonstration ~ ~ ~ please exhibitions Thank you
mcu_pid_c_program
- 在使用单片机作为控制cpu时，请稍作简化，具体的PID参数必须由具体对象通过实验确定。由于单片机的处理速度和ram资源的限制，一般不采用浮点数运算，而将所有参数全部用整数，运算到最后再除以一个2的N次方数据（相当于移位），作类似定点数运算，可大大提高运算速度，根据控制精度的不同要求，当精度要求很高时，注意保留移位引起的“余数”，做好余数补偿。这个程序只是一般常用pid算法的基本架构，没有包含输入输出处理部分。-using SCM as the control cpu, please slight
mySerial
- Wince下的串口通讯，包括x86、Arm CPU架构。
ir-gpio.tar.gz linux 基于mips 架构cpu 的红外驱动
- linux 基于mips 架构cpu 的红外驱动，以及用户空间测试程序,linux on mips architecture cpu infrared driver, as well as user-space test procedures
CPUControl
- 可以在Windows的任务管理器中的CPU使用记录图表中显示正弦曲线。支持多CPU（防线程漂移），曲线波峰间隔和精度可以设置，支持CPU性能监视（但对此应用无益，被微软的人骗了），debug版本可在C盘根目录下为每个CPU生成工作日志。ATL架构。-In the Windows Task Manager the CPU usage of the chart shows sinusoid. Support multi-CPU (drift-way line of defense), the pea
CPUsourcecode
- 本设计实现了一个具有标准的32位5级流水线架构的MIPS指令兼容CPU系统。具备常用的五十余条指令，解决了大部分数据相关，结构相关，乘除法的流水化处理等问题，并实现了可屏蔽的中断网络。-This design implements a standard 32-bit 5-stage pipeline architecture of MIPS instruction compatible CPU system. Instructions with more than 50 commonly use
Windows_CE_OAL
- Windows CE微软针对嵌入式领域推出的一款全新的操作系统。之所以说它是一款全新的操作系统，是因为尽管Windows CE的UI非常接近其它的桌面版Windows操作系统，但是它的内核完全是重新写的，并不是任何一款桌面版Windows的精简版本。 Windows CE是一种支持多种CPU架构的操作系统，其中包括ARM、x86、MIPS和SHx，极大地减轻了OEM开发过程中移植操作系统的工作量-The field of Microsoft Windows CE for embedded in
8051-IP-core
- 这个整体的代码是8051的IP核，相信对于学习处理器和CPU架构的朋友，都会有很大帮助。-The overall code 8051 IP core, I believe that learning processor and CPU architectures friends, there will be a great help.
ARM-Verilog-HDL-IP-CORE
- ARM处理器的IP核，用verilog编写的，对处理器和相关的CPU架构知识有很大帮助。-ARM processor IP core, written in verilog processor and CPU architecture knowledge.
MIPS-and-CPU-design-and-simulation
- 兼容MIPS指令集的CPU设计与仿真 处理器架构为多周期，指令用32为字长（取指占一个周期），4k的存储器（指令存储器和数据存储器分开），IO与存储器统一编制，能支持20条指令以上-MIPS instruction set compatible CPU design and simulation
logic-design-of-CPU
- 本文献介绍了基于32位架构的双发射流水线设计。-design of 32bits CPU
memoryshow
- VB实现内存状态指示器，界面看上去很专业，窗体可设置置前显示不被其它窗口所遮挡。除了监视内存使用情况，还可以监控CPU，检测CPU型号及相关技术参数，比如CPU核心、频率、FPS、F2缓存、CPU架构等。还可以检测到总物理内存、已使用内存、剩余内存、页面文件状态等。并以类似Windows任务管理器的柱状图一样显示这些参数，很直观了。-VB realize memory status indicator, the interface looks very professional, the for
CPU
- 大话处理器，介绍了常见处理器的架构和原理。-Introducing architecture and principle of CPU.
cpu乱序执行
- cpu乱序执行相关概念的说明，说明指令级相关的概念(CPU instructions for disorderly execution of related concepts)
8位CPU龙少架构-_,=---
- 可以自己写cpu,multisim 原版来源于科创论坛(make cpu by yourself)
例4-1 UCOSIII移植
- (1)、应用程序。 (2)、半导体厂商提供的库函数。 (3)、板级支持包，底层驱动。 (4)、UCOSIII源码，与CPU无关。 (5)、这部分在移植UCOSIII的时候要根据所使用的CPU架构来编写。 (6)、讲与CPU相关功能代码封装起来。 (7)、UCOSIII官方提供的一系列通用函数的源文件，一部分函数用于替代stdlib库中的函数。 (8)、配置文件。((1) applications. (2) the library function provided by the
8051-master
- 设计兼容51的指令集的处理器架构 编写兼容51处理器的Verilog代码 仿真 验证测试处理器的功能和性能(The design includes a processor whose instruction set is compatible to the industrial standard 8051 and its FPGA implementation. Through the analysis of instructions, I determine the CPU inte
cpu_VHDL
- vhdl 编写的cpu 代码, 详细说明了各个部分的功能及所有对应的代码，对cpu架构的学习和vhdl 编程有很大帮助(vhdl code for simple CPU)
Final_final_test
- 五级流水CPU设计 流水线是数字系统中一种提高系统稳定性和工作速度的方法，广泛应用于高档CPU的架构中。根据MIPS处理器的特点，将整体的处理过程分为取指令（IF）、指令译码（ID）、执行（EX）、存储器访问（MEM）和寄存器会写（WB）五级，对应多周期的五个处理阶段。一个指令的执行需要5个时钟周期，每个时钟周期的上升沿来临时，此指令所代表的一系列数据和控制信息将转移到下一级处理。(Five level flow CPU design)
GRBL架构的激光雕刻软件
- Candle 2 ----------- GRBL and GRBL-Advanced controller application with G-Code visualizer written in Qt. Forked from [denvi/Candle](https://github.com/Denvi/Candle). Supported functions: * Controlling GRBL-based CNC-Machine via console com