CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - fenpin

搜索资源列表

  1. fenpin

    0下载:
  2. 本程序是用VHDL语言,非整数分频的一个实现, fenpin.vhd为主程序-this procedure is used VHDL, non-integer frequency of a realization of the main procedures fenpin.vhd
  3. 所属分类:通讯编程

    • 发布日期:2008-10-13
    • 文件大小:3.33kb
    • 提供者:陈云松
  1. fenpin(vhdl)

    0下载:
  2. 使用VHDL编写的分频程序,能进行任意次的偶数分频,程序简单易懂,供 初学者参考-prepared by the use of VHDL-frequency procedures can make even the random frequency, the procedures are simple and easy to understand. reference for beginners
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:150.48kb
    • 提供者:黄鹏飞
  1. fenpin

    0下载:
  2. 分频器,自己尝试编辑的,20和40分频,可以
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:90.99kb
    • 提供者:谢小川
  1. fenpin

    0下载:
  2. 利用verilog语言,设计分频器,很不错的参考资料
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:282.97kb
    • 提供者:杜菲
  1. fenpin

    0下载:
  2. 好的分频器设计程序,有三个,二分频,八分频随便改,比较实用
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.42kb
    • 提供者:李丽
  1. 半整数分频器的实现(verilog)

    0下载:
  2. 半整数分频器的实现(verilog),本文以6.5分频为例!很实用的!,fen pin qi
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-24
    • 文件大小:67.35kb
    • 提供者:吕双
  1. fenpin

    0下载:
  2. FPGA的一个分频程序,FPGA时钟频率问100MHz,进行100000000分频。-A sub-frequency program FPGA, FPGA clock frequency asked 100MHz, for 100 million frequency.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.55kb
    • 提供者:陶志颖
  1. fenpin

    0下载:
  2. 此程序是用硬件描述语言VHDL编写的分频程序,实现了不同的频率输入。-This procedure is the preparation of hardware descr iption language VHDL sub-frequency procedures, to achieve a different frequency input.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2.85kb
    • 提供者:于贵贤
  1. fenpin

    0下载:
  2. 关于fpga硬件语言的任意分频算法,对编程很有帮助-FPGA hardware language about the arbitrary sub-frequency algorithm, useful for programming
  3. 所属分类:Mathimatics-Numerical algorithms

    • 发布日期:2017-04-14
    • 文件大小:4.78kb
    • 提供者:lee
  1. fenpin

    0下载:
  2. 此为EDA设计的分频器模块。可以实现三种不同的频率信号,可以通过使用者自由设置频率大小-This is the design of the divider module EDA. Can achieve three different frequency signals, users can freely set the frequency of the size of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:203.58kb
    • 提供者:lj
  1. fenpin

    0下载:
  2. 分频器 8分频器 50 已经测试 可以用 代码可更改-Divider divider 8 has 50 percent can be used to test the code can change
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:101.6kb
    • 提供者:杨兴华
  1. fenpin

    0下载:
  2. 简单的分频程序,包括2分频和2.5分频等-Simple sub-frequency procedures, including 2-and frequency such as 2.5 hours
  3. 所属分类:Other systems

    • 发布日期:2017-04-16
    • 文件大小:299.81kb
    • 提供者:cong
  1. fenpin

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.56kb
    • 提供者:qian
  1. fre_fenpin

    0下载:
  2. 一款非常实用的任意分频软件,可以产生代码在quartus ii 中使用,可调占空比,可以预览产生的图形-A very useful frequency of arbitrary software code can be used in the quartus ii, adjustable duty cycle, you can have a graphical preview
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:931.19kb
    • 提供者:陈东旭
  1. DDS-FENPIN

    0下载:
  2. DDS实现任意小数分频,2.4.6,8和小数分频-DDS to achieve any fractional frequency 2.4.6,8 and fractional-N
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-23
    • 文件大小:495.98kb
    • 提供者:高大勇
  1. fenpin

    0下载:
  2. 分频器的实现将不同频段的声音信号区分开来,分别给于放大,然后送到相应频段的扬声器中再进行重放-FDCT Frequency Divider
  3. 所属分类:matlab

    • 发布日期:2017-04-08
    • 文件大小:153.5kb
    • 提供者:万军
  1. fenpin

    0下载:
  2. 时钟分频器,初学者可以下载学习,效果比较好-Clock divider, beginners can download the study results were quite good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.92kb
    • 提供者:huangdunyin
  1. fenpin

    0下载:
  2. 在modelsim环境下实现的计数器分频,希望和大家分享-Realized in the environment in modelsim frequency counter, would like to share
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:26.59kb
    • 提供者:叶亮
  1. fenpin

    0下载:
  2. 此程序为对外部时钟进行500000分频,采用VHDL语言编写。-This program is on the external clock frequency 500000, using VHDL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:597byte
    • 提供者:UNIQUE
  1. fenpin

    0下载:
  2. 用计数器实现分频,本例中实现的是50分频-Implementation with frequency count
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:151.97kb
    • 提供者:孙文
« 12 3 4 »
搜珍网 www.dssz.com