搜索资源列表
-
1下载：
DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M-DDR controller VHDL source code. Using FPGA DDR interface controller, applicable to Altera FPGA, the highest frequency available 100M
-
-
0下载：
FPGA连接SDRAM的源程序，VHDL语言实现，功能基本完全。应用效果好。
-
-
0下载：
标准SDR SDRAM控制器参考设计_verilog_lattice\\sdr_ctrl.v
-
-
1下载：
SDRAM的vegilog代码，做一个SDRAM的封装成为SRAM一样进行操作。一个顶层文件下由三个模块-SDRAM
-
-
0下载：
标准SRD SDRAM控制器参考设计，altera提供
Verilog代码,带有使用手册，大家试试交流一下
-Standard SRD SDRAM controller reference design, altera provide Verilog code, with user manual, we try to exchange some
-
-
1下载：
基于VHDL编写的SDR-SDRAM控制器的编程，目前是业界常用的RAM控制器-VHDL prepared based on the SDR-SDRAM controller programming, is now commonly used in industry RAM controller
-
